第2章--单片机的结构与组成课件

第第2 2章章 单片机的结构与组成单片机的结构与组成 2.1 MCS-51 2.1 MCS-51单片机的内部结构及信号引脚单片机的内部结构及信号引脚 2.2 2.2 时钟电路与时钟电路与CPUCPU时序时序 2.3 MCS-51 2.3 MCS-51单片机的复位单片机的复位 2.4 CHMOS 2.4 CHMOS型单片机的节电方式型单片机的节电方式 2.5 AT89 2.5 AT89系列单片机的结构系列单片机的结构 v单片机是将三部分部件集成在一块芯片上，即单片机是将三部分部件集成在一块芯片上，即CPUCPU+存储器存储器+I/OI/O接口接口。v80518051内内部部结结构构包包括括：CPUCPU、ROMROM、RAMRAM、定定时时器器/计计数数器器，并并行行I/OI/O口口P0P3P0P3、串串行行口口、中中断断系系统统以及定时控制逻辑电路以及定时控制逻辑电路等。等。8051单片机结构和信号引脚 80318051875189C5112345678910111213141516171819204039383736353433323130292827262524232221 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VssVccP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VppALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.012345678910111213141516171819204039383736353433323130292827262524232221 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VssVccP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VppALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.08051内部结构程序状态字PSWvCY进位：运算结果有进位或借位置：运算结果有进位或借位置“1”，否则清，否则清“0”。vAC辅助进位：运算结果：运算结果D3位向位向D4位产生进位或借位位产生进位或借位时置时置“1”，否则清，否则清“0”。vF0用户标志位：由用户设置，软件标志。：由用户设置，软件标志。vRS1和RS0：工作寄存器组选择位。工作寄存器组选择位。vOV溢出位：溢出时置：溢出时置“1”，否则置，否则置“0”。vX：无效位。：无效位。vP奇偶位：ACC中中1的个数的奇偶性。的个数的奇偶性。ACC中有奇数个中有奇数个“1”，则，则P=1，否则，否则P=0。图图2-5 数据入栈、出栈过程数据入栈、出栈过程SP（堆栈指针）的作用：入栈和出栈vCPU运算器：运算器：ALU,A,PSW,B,暂存器暂存器1、2控制器：控制器：PC,PC增增1，指令寄存器，指令译码器，定时，指令寄存器，指令译码器，定时控制控制v存储器存储器RAMROMv并行并行I/O口口:P0P3v中断控制中断控制v定时器定时器/计数器计数器v串行口串行口v时钟电路时钟电路8051存储器v8051的存储器：哈佛结构，即程序存储的存储器：哈佛结构，即程序存储器（器（ROM）和数据存储器（）和数据存储器（RAM）的寻）的寻址空间是分开的。址空间是分开的。MCS-51存储器结构程序存储器ROM中的几个特殊地址v0000H 程序执行的起始地址程序执行的起始地址(复位时复位时PC的值的值)v0003H 外部中断外部中断0（INT0）中断入口）中断入口v000BH 定时器定时器/计数器计数器0（T0）中断入口）中断入口v0013H 外部中断外部中断1（INT1）中断入口）中断入口v001BH 定时器定时器/计数器计数器1（T1）中断入口）中断入口v0023H 串行中断串行中断 中断入口中断入口内部数据存储器（内部数据存储器（RAM)RAM)MCS-51系列内部有128B RAM128B RAM区区（地址为00H7FH）和128B128B的特殊功能寄存器区的特殊功能寄存器区SFRSFR（地址为80HFFH）。图2-3 内部数据存储器单元片内RAM低128单元低128单元分三个区域：工作寄存器、位寻址区和用户数据区位寻址区（20H2FH）表表2-3 2-3 内部内部RAM 20HRAM 20H2FH2FH位寻址区位地址分布表位寻址区位地址分布表 图图2-5 数据入栈、出栈过程数据入栈、出栈过程用户数据区（堆栈、数据缓冲）SP（堆栈指针）的作用：入栈和出栈特殊功能寄存器SFRv21个特殊功能寄存器，又称为专用寄存器个特殊功能寄存器，又称为专用寄存器（SFR)。离散地分布在离散地分布在80H0FFH RAM空间中。空间中。v21个特殊功能寄存器地址不连续，空闲地址无个特殊功能寄存器地址不连续，空闲地址无意义，对用户来讲，这些单元是不存在的。意义，对用户来讲，这些单元是不存在的。v对特殊功能寄存器只能使用直接寻址方式，书对特殊功能寄存器只能使用直接寻址方式，书写时既可使用寄存器符号，也可使用寄存器单写时既可使用寄存器符号，也可使用寄存器单元地址。元地址。v其中其中11个个SFR寄存器具有位寻址。寄存器具有位寻址。21个特殊功能寄存器11个可位寻址的SFR寄存器程序状态字PSWvCY进位：运算结果有进位或借位置：运算结果有进位或借位置“1”，否则清，否则清“0”。vAC辅助进位：运算结果：运算结果D3位向位向D4位产生进位或借位位产生进位或借位时置时置“1”，否则清，否则清“0”。vF0用户标志位：由用户设置，软件标志。：由用户设置，软件标志。vRS1和RS0：工作寄存器组选择位。工作寄存器组选择位。vOV溢出位：溢出时置：溢出时置“1”，否则置，否则置“0”。vX：无效位。：无效位。vP奇偶位：ACC中中1的个数的奇偶性。的个数的奇偶性。ACC中有奇数个中有奇数个“1”，则，则P=1，否则，否则P=0。位地址空间位地址空间位地址空间包括两块区域：位地址空间包括两块区域：一块一块位地址范围为范围为00H00H7FH7FH，分布于内部数，分布于内部数据存储器据存储器RAM 20HRAM 20H2FH2FH字节单元中；字节单元中；另一块另一块位地址范围为范围为80H80HFFHFFH，分布在特殊，分布在特殊功能寄存器区中。功能寄存器区中。整个整个位地址空间地址为空间地址为00H00HFFHFFH表2-5 特殊功能寄存器位地址映像 布尔（位）处理器v实际上这是一个完整的一位微计算机，它具有自己的实际上这是一个完整的一位微计算机，它具有自己的CPUCPU、寄存器、寄存器、I/OI/O、存储器和指令集。一位机在开关决策、逻、存储器和指令集。一位机在开关决策、逻辑电路仿真和实时控制方面非常有效辑电路仿真和实时控制方面非常有效。v位处理器系统包括以下几个功能部件：位处理器系统包括以下几个功能部件：（1）位累加器：借用进位标志借用进位标志CYCY。在布尔运算中。在布尔运算中CYCY是数据是数据源之一，又是运算结果的存放处，位数据传送的中心源之一，又是运算结果的存放处，位数据传送的中心。（2）位寻址的RAM：内部内部RAMRAM位寻址区中的位寻址区中的01270127位位（20H2FH);20H2FH);（3）位寻址的寄存器：特殊功能寄存器（特殊功能寄存器（SFRSFR）中的可以位）中的可以位寻址的位。寻址的位。（4）位寻址的I/O口：并行并行I/OI/O口中的可以位寻址的位（如口中的可以位寻址的位（如P1.0P1.0）。）。（5）位操作指令系统：位操作指令可实现对位的置位、清位操作指令可实现对位的置位、清0 0、取反、位状态判跳、传送、位逻辑运算、位输入取反、位状态判跳、传送、位逻辑运算、位输入/输出等输出等操作。操作。I/O端口结构v80518051有有四个四个8 8位并行接口位并行接口P0P3P0P3，共有，共有3232根根I/OI/O线。线。v它们都具有它们都具有双向双向I/OI/O功能，均可以作为数功能，均可以作为数据输入据输入/输出使用。输出使用。v每个接口内部都有一个每个接口内部都有一个8 8位数据输出锁存位数据输出锁存器器、一个、一个输出驱动器输出驱动器和一个和一个数据输入缓冲数据输入缓冲器器，因此，因此，CPUCPU数据从并行数据从并行I/OI/O接口输出时接口输出时可以得到锁存，输入时可以得到缓冲。可以得到锁存，输入时可以得到缓冲。P0口结构vP0口某位由口某位由1 1个输出锁存器、个输出锁存器、2 2个三态输入缓冲器个三态输入缓冲器、1个个输出驱动电路输出驱动电路和和1个个输出控制电路输出控制电路组成。组成。v输出驱动电路输出驱动电路由一对由一对FET（场效应管）（场效应管）T1、T2组成。组成。v输出控制电路输出控制电路由一个与门电路、由一个与门电路、1个反相器和个反相器和1路多路路多路开关开关MUX组成。组成。P0口作为一般I/O口使用v控制信号控制信号=0=0，T1T1截止，截止，MUXMUX接锁存器。双向口。接锁存器。双向口。vP0P0口作输出口口作输出口：输出锁存输出锁存，漏极开路输出，需外接上，漏极开路输出，需外接上拉电阻。拉电阻。vP0P0口作输入口口作输入口：悬浮状态，一个高阻抗的输入口。：悬浮状态，一个高阻抗的输入口。（1 1）读锁存器读锁存器。适应。适应“读读-修改修改-写写”指令，如指令指令，如指令ANL ANL P0P0，A A（2 2）读引脚读引脚。先输出。先输出“1”“1”，使，使T2T2截止，然后再读。截止，然后再读。P0作为地址/数据总线使用1、控制信号控制信号=1=1，P0端口作为地址端口作为地址/数据总线使用。数据总线使用。2、输出输出：地址：地址/数据，不需外接上拉电阻。数据，不需外接上拉电阻。3、输入、输入：数据，通过：数据，通过“读引脚读引脚”完成。完成。当当8051片外扩展片外扩展RAM、I/O口、口、ROM时，时，P0口必须作为地口必须作为地址址/数据总线使用。准双向口。数据总线使用。准双向口。P0口特点1、用作用作I/0口口，输出锁存、输入高阻抗缓冲（输入时需先输出锁存、输入高阻抗缓冲（输入时需先将口置将口置1 1），每根口线可以独立定义为输入或输出），每根口线可以独立定义为输入或输出。2、用作地址用作地址/数据复用总线数据复用总线。作数据输入时，有上拉电阻，口也不是悬浮状态。作作数据输入时，有上拉电阻，口也不是悬浮状态。作数据总线用时，输入数据总线用时，输入/输出输出8 8位数据位数据D0D7D0D7；作地址总线；作地址总线用时，输出低用时，输出低8 8位地址位地址A0A7A0A7。3、当当P0口用作地址口用作地址/数据线后，就不能再作为数据线后，就不能再作为I/O口使用口使用。4、用作用作I/O口时与其他口的区别口时与其他口的区别：输出时为漏极开路输出，输出时为漏极开路输出，与与NMOSNMOS电路接口必须用电阻上拉，才能有高电平输出；电路接口必须用电阻上拉，才能有高电平输出；输入时为悬浮状态，为一个高阻抗的输入口输入时为悬浮状态，为一个高阻抗的输入口。P1口结构vP1口通常作为通用口通常作为通用I/O口口使用，准双向口。使用，准双向口。vP1口与口与P0口的不同口的不同：不再需要不再需要MUXMUX，有内部上拉电阻，有内部上拉电阻。vP1口与口与P0口的相同口的相同：作输入口时，也需先向其锁存器写入作输入口时，也需先向其锁存器写入“1”“1”。P1口特点1 1、输出锁存输出锁存，输出时没有条件输出时没有条件。2 2、输入缓冲输入缓冲，输入时有条件输入时有条件，即需要先将该口，即需要先将该口设为输入状态，先输出设为输入状态，先输出1 1。3 3、工作过程中、工作过程中无高阻悬浮状态无高阻悬浮状态，也就是该口不，也就是该口不是输入态就是输出态。是输入态就是输出态。P2口结构vP2P2口比口比P1P1口多了一个多路开关，口多了一个多路开关，多路开关的输入有两个：一多路开关的输入有两个：一个是输出锁存器的输出端个是输出锁存器的输出端Q Q；一个是地址寄存器（；一个是地址寄存器（PCPC或或DPTRDPTR）的高位输出端）的高位输出端。多路开关的输出经反相器反相后去控。多路开关的输出经反相器反相后去控制输出制输出FETFET的的Q0Q0。多路开关的切换由内部控制信号控制。多路开关的切换由内部控制信号控制。P2口的功能1、作作I/O口使用口使用。2、作地址输出作地址输出：P2P2口可以输出程序存储器或片口可以输出程序存储器或片外数据存储器的外数据存储器的高高8 8位地址位地址，与，与P0P0输出的低输出的低8 8位位地址一起构成地址一起构成1616位地址线，从而可分别寻址位地址线，从而可分别寻址64KB64KB的程序存储器或片外数据存储器。地址线的程序存储器或片外数据存储器。地址线是是8 8位一起自动输出的位一起自动输出的。P3口结构vP3口的主要特点在于口的主要特点在于增加了第二功能控制逻辑增加了第二功能控制逻辑。v结构上与非门有结构上与非门有两个输入端两个输入端：一个为口输出锁存器的一个为口输出锁存器的Q Q端，端，另一个为第二功能的控制输出另一个为第二功能的控制输出。v引脚上有引脚上有两个输入缓冲器两个输入缓冲器，第二输入功能取自第一个缓冲器第二输入功能取自第一个缓冲器的输出端；的输出端；I/OI/O的通用信号取自第二个缓冲器的输出端。的通用信号取自第二个缓冲器的输出端。P3口特点1 1、P3P3口是一个口是一个多功能口多功能口。2 2、可作可作I/OI/O口使用口使用，为准双向口。既可以字节操，为准双向口。既可以字节操作，也可以位操作。既可以读引脚，也可以读作，也可以位操作。既可以读引脚，也可以读锁存器，实现锁存器，实现“读读-修改修改-输出输出”操作。操作。3 3、可以使用第二功能进行输入、输出可以使用第二功能进行输入、输出。MCS-51单片机的引脚功能vXTAL1输入，输入，XTAL2输出输出vALE地址锁存，时钟振荡频率的地址锁存，时钟振荡频率的1/6vPSEN片外程序存储器读选通片外程序存储器读选通vRST复位复位vEA访问外部存储器访问外部存储器P3口线的第二功能时钟电路及CPU时序v时钟电路时钟电路：产生单片机工作所需要的时钟信：产生单片机工作所需要的时钟信号。号。v时序时序所研究的是指令执行中各个信号的相互所研究的是指令执行中各个信号的相互关系。关系。v单片机本身如同一个复杂的单片机本身如同一个复杂的同步时序电路同步时序电路，为了保证同步工作方式的实现，电路应在唯为了保证同步工作方式的实现，电路应在唯一的时钟信号控制下严格地按时序进行工作。一的时钟信号控制下严格地按时序进行工作。时钟信号的产生v内部结构内部结构：电阻和高增益反相放大器构成一个稳定的自激振电阻和高增益反相放大器构成一个稳定的自激振荡器。荡器。v芯片外部芯片外部：XTAL1XTAL1和和XTAL2XTAL2之间接晶体振荡器和微调电容。之间接晶体振荡器和微调电容。v电容为电容为20pF50pF20pF50pF。v晶振频率为晶振频率为1.2MHz12MHz1.2MHz12MHz。引入外部脉冲信号v许多单片机组成的系统中，为了各单片机之间许多单片机组成的系统中，为了各单片机之间时钟信号的同步，应引入唯一的公用外部脉冲时钟信号的同步，应引入唯一的公用外部脉冲信号作为各单片机的振荡脉冲。这时外部的脉信号作为各单片机的振荡脉冲。这时外部的脉冲信号应从冲信号应从XTAL2XTAL2引脚引入。引脚引入。时序说明机器周期机器周期机器周期机器周期节拍节拍节拍节拍P P状态S指令周期fosc12/foscMCS-51指令时序vMCS-51共有共有111条指令，全部指令按其长度可分为条指令，全部指令按其长度可分为单单字节指令字节指令、双字节指令双字节指令和和三字节指令三字节指令。vALEALE是地址锁存信号。该信号每有效一次就能对存储器是地址锁存信号。该信号每有效一次就能对存储器进行一次读指令操作。进行一次读指令操作。vALEALE信号以振荡脉冲信号以振荡脉冲1/61/6的频率出现的频率出现。v因此，在一个机器周期中，因此，在一个机器周期中，ALEALE信号两次有效：第一次信号两次有效：第一次在在S1P2S1P2和和S2P1S2P1期间，第二次在期间，第二次在S4P2S4P2和和S5P1S5P1期间。有效期间。有效宽度为一个状态周期。宽度为一个状态周期。MCS-51单片机初始化复位v复位是单片机的初始化操作，复位是单片机的初始化操作，复位后，复位后，PCPC初始化为初始化为0000H,0000H,使使单片机从单片机从0000H0000H开始执行程序开始执行程序。v复位复位不影响片内不影响片内RAM存放的内容存放的内容，而，而ALE和和 在复位期间输出高电平。在复位期间输出高电平。MCS-51单片机复位信号v复位信号是复位信号是RST，高电平有效，大于，高电平有效，大于2个机器个机器周期。周期。v复位电路内部结构：复位电路内部结构：施密特触发器施密特触发器。MCS-51单片机的复位v复位信号是复位信号是RST，高电平有效，大于，高电平有效，大于2个机器周个机器周期。期。主要有两种方式：主要有两种方式：1.上电自动复位上电自动复位2.按键自动按键自动/手动复位手动复位单片机接通电源时，对电容充电实现的。单片机接通电源时，对电容充电实现的。p经常不断地学习,你就什么都知道。你知道得越多,你就越有力量pStudyConstantly,AndYouWillKnowEverything.TheMoreYouKnow,TheMorePowerfulYouWillBe写在最后谢谢你的到来学习并没有结束，希望大家继续努力Learning Is Not Over.I Hope You Will Continue To Work Hard演讲人：XXXXXX 时 间：XX年XX月XX日