电子科技大学功率器件和功率集成电路-(功率集成技术)-课件

功率器件和功率集成电路功率集成技术1.概述n 功率集成电路功率集成电路n 高压集成电路高压集成电路线性稳压器汽车开关稳压器日光灯镇流器AC马达驱动数字电路双极电路HVICHVIC实例高高高高压压压压功功功功率率率率器器器器件件件件接接接接口口口口电电电电路路路路保护电路保护电路保护电路保护电路大大大大电电电电流流流流输输输输出出出出电电电电路路路路控控控控制制制制电电电电路路路路高压全桥驱动电路的版图PIC实例功率集成电路的主要技术n高压功率器件技术n隔离技术n材料技术n工艺兼容技术功率集成电路的主要技术n高压功率器件技术高压功率器件技术n隔离技术n材料技术n工艺兼容技术功率集成电路的主要技术n高压功率器件技术n隔离技术隔离技术n材料技术n工艺兼容技术隔离技术n为什么要隔离?低压器件和电路高压器件功率/高压集成电路高压器件低压器件和电路说明HV NPN管与LVPMOS必须隔离的示意隔离技术1.SI(自隔离)2.JI(PN结隔离)3.DI(介质隔离)SI(自隔离)自隔离的HV-LDMOS与CMOS逻辑元件的集成优点优点:工艺较为简单工艺较为简单集成度高集成度高高压高压M05击穿电压高击穿电压高在工艺上高压管与低压在工艺上高压管与低压管可以兼容。管可以兼容。限制：限制：1)高压管必须设计成环形结构，漏区在当中，漏区完全被栅区高压管必须设计成环形结构，漏区在当中，漏区完全被栅区和源区所包围，这种坏形结构可以避免寄生的场反型问题，和源区所包围，这种坏形结构可以避免寄生的场反型问题，2)自隔离可用于集成多个输出自隔离可用于集成多个输出MOS，但必须采用共源联接：，但必须采用共源联接：3)VDMOS不是自隔离的，故不能采用自隔离不是自隔离的，故不能采用自隔离用于自隔离的RESURF LDMOS示意图JI(PN结隔离)对通结隔离示意对通隔离结构对通结隔离中的纵向LVPNP晶体管加有场板的隔离半阱隔离结构半阱隔离结构采用薄外延层，采用薄外延层，这样隔离的厚这样隔离的厚外延区很容易外延区很容易得到，而不需得到，而不需要深隔离扩散。要深隔离扩散。半阱隔离(SWI)的主要工艺n氧化n用硅腐蚀技术形成制作高压器件的阱nN+埋层扩散n常规外延生长，外延层的掺杂浓度由高压器件对击穿电压的要求决定。n平整表面并按需要调整外延层厚度 n制作低压器件的N阱的形成。如果需要还可以采用掺杂的方法使其掺杂浓度稍有提高，更有利于提高低压器件的性能。nP+隔离和N+埋层联接扩散。DI(介质隔离)介质隔离结构介质隔离的主要工艺过程介质隔离的主要工艺过程介质隔离的主要工艺过程n衬底采用衬底采用N型，型，(100)面，其电阻率由高压器件所要求的击穿电面，其电阻率由高压器件所要求的击穿电压决定。压决定。n在生长氧化层后，用光刻技术刻蚀出窗孔，其宽度由以下关系决在生长氧化层后，用光刻技术刻蚀出窗孔，其宽度由以下关系决定：窗孔宽度定：窗孔宽度=07槽深。要注意，隔离槽图形边缘应平行于槽深。要注意，隔离槽图形边缘应平行于晶向晶向.n采用各向异性腐蚀液腐蚀出隔离槽。采用各向异性腐蚀液腐蚀出隔离槽。n采用外延技术或扩散技术使表面形成采用外延技术或扩散技术使表面形成57um厚作为厚作为埋层及埋层埋层及埋层联接用的联接用的N+层。层。n对表面进行隔离氧化，应特别注意氧化层的致密，对表面进行隔离氧化，应特别注意氧化层的致密，以降低隔离以降低隔离岛之间的漏泄电流。岛之间的漏泄电流。n采用外延技术生长作为支撑的多晶硅衬底，其厚度为采用外延技术生长作为支撑的多晶硅衬底，其厚度为400um，外，外延生长的工艺条件将影响到硅片的弯曲，故必须加以严格控制。延生长的工艺条件将影响到硅片的弯曲，故必须加以严格控制。n最后将背面研磨抛光形成隔离岛。最后将背面研磨抛光形成隔离岛。功率集成电路的主要技术n高压功率器件技术n隔离技术n材料技术材料技术n工艺兼容技术材料技术材料技术n高阻外延技术nSOInSiCnGaN高阻外延技术PNSOISiSiO2SiSiSiO2SiSiSiSiSiSiSi隔离岛隔离岛SiSiO2SiSiO2键合键合SiSiO2SiO2SiSiSiO2SiSiSiO2SiSiSIMOXSiSiO2SiSiC功率集成电路的主要技术n高压功率器件技术n隔离技术n材料技术n工艺兼容技术工艺兼容技术高压CMOS技术-双深阱高压CMOS技术双深阱高压CMOS的剖面图这一高压CMOS技术是与低压CMOS双极技术相兼容的.高压PMOS的击穿电压将大于160V。；低压CMOS的工作电压为15V。高压CMOS技术-浅阱高压CMOS技术浅阱高压CMOS剖面图(o)高压PMOS；(b)高压NMOS高压NMOS的击穿电压为400V高压PMOS的击穿电压为225V阱与衬底之间的击穿电400V。CD工艺(D/CMOS集成技术)n自隔离DCMOS集成技术n结隔离DCMOS IC集成技术n结隔离互补DCMOS集成技术自隔离DCMOS集成技术采用该集成技术可以集成高压LDMOS，低压增强和耗尽型NMOS及PMOS，由于采用了自隔离，输出级必须是漏极开路结构，CMOS的工作电压为15V，输出LDMOS的击穿电压为400V，采用4um硅栅工艺，逻辑的时钟频率为5MHz。结隔离DCMOS IC集成技术在采用结隔离后,由于两个高压LDMOS的漏极可以处于不同的电位，因此可以联接成图腾柱输出，并且除高压 LDMOS能与CMOS集成外，还可以与NPN和和PNP晶体管晶体管集成这给电路设计带来方便，使设计的灵活性大为增加结隔离互补DCMOS集成技术结隔离和高压LDMOS能承受120-150V电压,低压逻辑的工作电压为515VBCD(Bipolar-CMOS-DMOS)工艺对于结隔离的情况，对于结隔离的情况，B工工MOS集成技术可分为两大类：集成技术可分为两大类：n制作在厚外延层上的称为厚外延制作在厚外延层上的称为厚外延B工工MOS集成技术，高压集成技术，高压输出管一般为输出管一般为LDMOS或或VDMOS，击穿电压不太高。，击穿电压不太高。n制作在薄外延层上的称为薄外延制作在薄外延层上的称为薄外延BIMOS集成技术，高压集成技术，高压输出管为输出管为RESURF器件，击穿电压很高。器件，击穿电压很高。厚外延厚外延BiMOS集成技术集成技术薄外延薄外延BiMOS集成技术集成技术功率集成电路的主要技术n高压功率器件技术高压功率器件技术n隔离技术隔离技术n材料技术材料技术n工艺技术工艺技术功率集成中的其他重要问题高压互连线问题SiSiO2MetalSiSiO2MetalSiSiO2MetalSiSiO2(Metal)poly siliconSiO2MetalHVGNDCross-talk与latch-uppP+N+NN+P+pN+pP+N+NN+P+pN+热分布问题