资源描述
机械工业出版社同名教材配套电子教案电子技术基础与技能电子技术基础与技能 主编：林理明主编：林理明第第7章章 数字电路基础知识数字电路基础知识 第第8章章 组合逻辑电路组合逻辑电路 第第9章章 集成触发器集成触发器 第第10章章 时序逻辑电路时序逻辑电路 第第11章章 脉冲波形的产生和变换脉冲波形的产生和变换 第第12章章 模数和数模转换模数和数模转换数字部分数字部分7/2/202427.1模拟信号与数字信号模拟信号与数字信号 学习任务学习任务了解模拟信号的概念及特点了解模拟信号的概念及特点了解数字信号的概念及特点了解数字信号的概念及特点理解模拟信号与数字信号的区别理解模拟信号与数字信号的区别模拟信号模拟信号 模拟信号：在时间上和数值上是模拟信号：在时间上和数值上是连续模拟连续模拟量量的信号。的信号。自然界感知的大部分物理量，如自然界感知的大部分物理量，如温度、温度、速度、压力、声音、图像、重量速度、压力、声音、图像、重量等物理量等物理量都是模拟信号。都是模拟信号。a)正弦波(单音信号)b)收音机中的调幅波 c)阻尼振荡波数字信号数字信号 数字信号：表示在时间上和数值上均是数字信号：表示在时间上和数值上均是离离散（不连续）散（不连续）的信号的信号。特点：只有特点：只有0 0和和1 1两个状态。两个状态。0 0和和1 1没有没有大小大小之分，只是代表一种逻辑关系，即两之分，只是代表一种逻辑关系，即两种状态种状态(有或无，高或低有或无，高或低)。低电平高电平高电平低电平数字信号波形7.2 数制和码制数制和码制 学习任务学习任务了解十进制数的表示方法了解十进制数的表示方法掌握二进制数的表示方法掌握二进制数的表示方法理解十六进制数的表示方法理解十六进制数的表示方法掌握二进制数与十进制数的相互转换方法掌握二进制数与十进制数的相互转换方法掌握掌握8421BCD8421BCD码的表示形式码的表示形式数制数制 数制就是数的数制就是数的进位制进位制。按照进位方法的。按照进位方法的不同，有不同，有二进制、十进制二进制、十进制和十六进制等。日和十六进制等。日常生活中，用的是十进制常生活中，用的是十进制 数制数制十进制数十进制数 在十进制数中，每一位有在十进制数中，每一位有0 09 9十个数码，十个数码，计数的基数是计数的基数是1010。进位规则：进位规则：“逢十进一逢十进一”数制数制十进制数十进制数加权的概念 数制数制二进制数二进制数 每一位仅有每一位仅有0 0和和1 1两个数码，计数的基数两个数码，计数的基数是是2 2。进位规则：进位规则：“逢二进一逢二进一”数制数制十六进制数十六进制数 每一位都有每一位都有O O，l l，2 2，3 3，4 4，5 5，6 6，7 7，8 8，9 9，A A，B B，C C，D D，E E，F F共十六个数码，计共十六个数码，计数的基数是数的基数是1616。进位规则：进位规则：“逢十六进一逢十六进一”数制数制与十与十进制数制数对应的二的二进制、十六制、十六进制数制数十进制数01234567二进制数0000 0001 0010 0011 0100 0101 0110 0111十六进制数01234567十进制数89101112131415二进制数1000 1001 1010 1011 1100 1101 1110 1111十六进制数89ABCDEF不同数制之间的互相转换不同数制之间的互相转换 其它进制数转换成十进制数其它进制数转换成十进制数方法：方法：按权展开相加按权展开相加十进制数转换成其它进制数十进制数转换成其它进制数方法：方法：除基取余除基取余,逆序排列逆序排列十进制数转换成其它进制数十进制数转换成其它进制数方法：方法：除除2 2取余取余,逆序排列逆序排列码制码制BCDBCD码：按权展开相加码：按权展开相加四位二进制数四位二进制数表示表示一位十进制数一位十进制数的计数方法的计数方法十进制数与8421码的对应关系 十进制数01234567898421码00000001001000110100010101100111100010015421码00000001001000110100100010011010101111007.3 逻辑门电路逻辑门电路 学习任务学习任务掌握与门、或门、非门基本逻辑门的逻辑掌握与门、或门、非门基本逻辑门的逻辑 功能，会画电路符号功能，会画电路符号了解与非门、或非门、与或非门、三态门了解与非门、或非门、与或非门、三态门 复合逻辑门的逻辑功能，会画电路符号复合逻辑门的逻辑功能，会画电路符号了解了解TTLTTL、CMOSCMOS门电路的型号、引脚功能等门电路的型号、引脚功能等逻辑门电路逻辑门电路 逻辑函数表达式：门电路的输入和输出之间逻辑函数表达式：门电路的输入和输出之间的逻辑关系用数学表达式的形式来表示。的逻辑关系用数学表达式的形式来表示。在数字电路中，我们规定输入和输出都用在数字电路中，我们规定输入和输出都用逻辑逻辑0 0和逻辑和逻辑1 1来表示两种不同的逻辑状态来表示两种不同的逻辑状态。选用具有两种状态的元件，如二极管，三极选用具有两种状态的元件，如二极管，三极管等，可组成实现逻辑功能的电路。管等，可组成实现逻辑功能的电路。逻辑门电路逻辑门电路 a)“0”的定义 b）“1”的定义 c)逻辑关系基本逻辑门电路基本逻辑门电路 与逻辑关系：与逻辑关系：“当决定某件事情当决定某件事情(灯亮灯亮)的所有条件的所有条件(开关开关A A、B B闭合闭合)全部具备之后，全部具备之后，这件事情这件事情(灯亮灯亮)才能发生，否则不发生才能发生，否则不发生”。逻辑函数表达式：逻辑函数表达式：Y=AY=AB B与逻辑关系的功能为与逻辑关系的功能为“全全1 1出出l l，有，有0 0出出O O”。与门电路与门电路 逻辑符号 基本逻辑门电路基本逻辑门电路 或逻辑关系：或逻辑关系：“当决定一件事情当决定一件事情(灯亮灯亮)的各种条件的各种条件(开关开关A A、B B闭合闭合)中至少具备一中至少具备一个条件，这件事情个条件，这件事情(灯亮灯亮)就会发生就会发生”。逻辑函数表达式：逻辑函数表达式：Y=A+BY=A+B或逻辑关系的功能为或逻辑关系的功能为“全全0 0出出0 0，有，有1 1出出1 1”。或门电路或门电路 逻辑符号 基本逻辑门电路基本逻辑门电路 非逻辑关系：非逻辑关系：“事情事情(灯亮灯亮)的结果和的结果和条件总是呈相反状态条件总是呈相反状态”。逻辑函数表达式：逻辑函数表达式：非逻辑关系的功能为非逻辑关系的功能为“有有0 0出出1 1，有，有1 1出出0 0”。非门电路非门电路 逻辑符号 复合逻辑门电路复合逻辑门电路 逻辑函数表达式：逻辑函数表达式：与非逻辑关系的功能为与非逻辑关系的功能为“全全1 1出出0 0，有，有0 0出出1 1”。与非门电路与非门电路 逻辑符号 Y=复合逻辑门电路复合逻辑门电路 逻辑函数表达式：逻辑函数表达式：或非逻辑关系的功能为或非逻辑关系的功能为“全全0 0出出1 1，有，有1 1出出0 0”。或非门电路或非门电路 逻辑符号 Y=复合逻辑门电路复合逻辑门电路 逻辑函数表达式：逻辑函数表达式：异或逻辑关系的功能为异或逻辑关系的功能为“相同出相同出0 0，相异出，相异出1 1”。异或门电路异或门电路 逻辑符号 复合逻辑门电路复合逻辑门电路 逻辑函数表达式：逻辑函数表达式：逻辑功能：两组与运算中，任意一组的输入状态均为高电逻辑功能：两组与运算中，任意一组的输入状态均为高电平时（状态平时（状态1），输出为低电平（状态），输出为低电平（状态0）；任意一组的输）；任意一组的输入至少有一个低电平（状态入至少有一个低电平（状态0）时，输出为高电平（状态）时，输出为高电平（状态1）。）。与或非门电路与或非门电路 逻辑符号 复合逻辑门电路复合逻辑门电路 输出有三种状态：（输出有三种状态：（1）低电平；（）低电平；（2）高）高电平；（电平；（3）高阻状态）高阻状态三态门三态门逻辑符号 数字集成门电路数字集成门电路 TTL电路是电路是电流控制电流控制器件，而器件，而CMOS电路是电路是电电压控制压控制器件。器件。COMS电路的工作电压为电路的工作电压为515V，TTL电路的电路的工作电压为工作电压为5V。CMOS电路电路抗干扰能力、驱动负载能力抗干扰能力、驱动负载能力更强。更强。TTL电路电路速度快，传输快，功耗大速度快，传输快，功耗大；CMOS电电路路速度较慢，传输较慢，功耗低速度较慢，传输较慢，功耗低。CMOS电路电路不能输入太大的电流不能输入太大的电流。TTLTTL和和CMOSCMOS电路的特点电路的特点 数字集成门电路数字集成门电路 74或或54 系列属于系列属于TTL型型74表示民用产品表示民用产品54表示军用产品表示军用产品数字集成门电路的型号数字集成门电路的型号 数字集成门电路的引脚序号识别数字集成门电路的引脚序号识别 方法：将集成块的半月形缺口向左，左下角第一脚为集成电路的第一脚，引脚的序号逆时针排列。数字集成门电路数字集成门电路 数字集成门电路的引脚序号识别数字集成门电路的引脚序号识别 数字集成电路的引脚排列7.4 逻辑代数的基本定律和逻辑代数的基本定律和逻辑函数的化简逻辑函数的化简 学习任务学习任务了解逻辑代数的表示方法了解逻辑代数的表示方法了解逻辑代数的基本公式和常用公式了解逻辑代数的基本公式和常用公式会使用逻辑代数基本公式化简逻辑函数，会使用逻辑代数基本公式化简逻辑函数，并了解其在工程应用中的实际意义并了解其在工程应用中的实际意义 逻辑代数的基本公式逻辑代数的基本公式 变量和常量的关系定律量和常量的关系定律0 0，1 1律律 互互补律律 逻辑代数的基本公式逻辑代数的基本公式 逻辑代数基本定律代数基本定律 交交换律律 结合律合律 逻辑代数的基本公式逻辑代数的基本公式 逻辑代数基本定律代数基本定律 重叠律重叠律 分配律分配律 逻辑代数的基本公式逻辑代数的基本公式 逻辑代数基本定律代数基本定律 吸收律吸收律 非非律非非律 反演律反演律 逻辑函数的常用公式逻辑函数的常用公式 AB逻辑函数的化简法逻辑函数的化简法 化化简逻辑函数：使函数：使逻辑函数表达式函数表达式为最最简与或式与或式。最最简与或式：函数表达式必与或式：函数表达式必须是是乘乘积项最少最少，且每个乘，且每个乘积项中的中的变量数也量数也为最最少。少。常用的化常用的化简方法有方法有公式法公式法和卡和卡诺图法法逻辑函数的化简法逻辑函数的化简法 常常见的公式化的公式化简法法 根据公式并并项法法把两项合并成一项，并消去 这一对因子。吸收法吸收法 吸收多余项。根据公式逻辑函数的化简法逻辑函数的化简法 常常见的公式化的公式化简法法 根据公式消去法消去法配配项法法 给某个与项配项，再进一步化简函数。根据公式消去项中多余因子 。第第8 8章章 组合逻辑电路组合逻辑电路组合逻辑电路是数字逻辑电路的一种，应用组合逻辑电路是数字逻辑电路的一种，应用很广泛，在计算机、通信系统、数字测量仪很广泛，在计算机、通信系统、数字测量仪表等设备中无处不在。本章主要通过具体组表等设备中无处不在。本章主要通过具体组合逻辑电路的例子合逻辑电路的例子编码器、译码器，掌编码器、译码器，掌握组合逻辑电路的一般分析方法和设计方法，握组合逻辑电路的一般分析方法和设计方法，以及常用组合单元电路（中规模器件）的逻以及常用组合单元电路（中规模器件）的逻辑功能和使用方法。辑功能和使用方法。7/2/2024398.1 8.1 组合逻辑电路的基础知识组合逻辑电路的基础知识 组合逻辑电路由与门、或门、非门等多组合逻辑电路由与门、或门、非门等多种逻辑门电路组合而成，且任何时刻的输出种逻辑门电路组合而成，且任何时刻的输出状态仅取决于该时刻各个输入信号状态的电状态仅取决于该时刻各个输入信号状态的电路。在第七章学过的与非门（与门加非门）、路。在第七章学过的与非门（与门加非门）、或非门（或门加非门）等就是最简单的组合或非门（或门加非门）等就是最简单的组合逻辑电路。逻辑电路。7/2/202440组合逻辑电路的分析方法组合逻辑电路的分析方法（1 1）根据给定的逻辑电路图，推导输出端的逻辑表达式。）根据给定的逻辑电路图，推导输出端的逻辑表达式。（2 2）化简和变换：如果写出的逻辑表达式不是最简表达式，）化简和变换：如果写出的逻辑表达式不是最简表达式，必须必须 利用公式法进行化简。利用公式法进行化简。（3 3）列真值表：根据逻辑表达式求出真值表。）列真值表：根据逻辑表达式求出真值表。（4 4）分析说明：对真值表或逻辑表达式进行分析和总结，通过）分析说明：对真值表或逻辑表达式进行分析和总结，通过文字描述电路的功能。文字描述电路的功能。组合逻辑电路的分析步骤组合逻辑电路的分析步骤7/2/202441例例8-1 8-1 组合逻辑电路如图组合逻辑电路如图8-18-1所示，试分析其逻辑功能。所示，试分析其逻辑功能。组合逻辑电路的分析举例组合逻辑电路的分析举例解：（解：（1 1）根据电路逐级写出逻辑表达式）根据电路逐级写出逻辑表达式 (2)(2)化简化简 图图 8-1 8-1 7/2/202442（3 3）由化简逻辑函数表达式列出真值表，见表）由化简逻辑函数表达式列出真值表，见表8.1.18.1.1 组合逻辑电路的分析举例组合逻辑电路的分析举例输入输出ABCY0000000001011101011010111011100101110111011100111111000O表表8.1.18.1.1(4(4）分析确定电路逻辑功能）分析确定电路逻辑功能:从真值表可以看出：三个输入量从真值表可以看出：三个输入量A A、B B、C C 同为同为1 1或同为或同为0 0时，输出为时，输出为0 0，否则为，否则为1 1，所以该电路的功能，所以该电路的功能是用来判别三个输入信号是否相同，相同时输出为是用来判别三个输入信号是否相同，相同时输出为0 0，不同时输，不同时输出为出为1 1。该电路是输入信号是否一致鉴别器。该电路是输入信号是否一致鉴别器。7/2/202443 课堂练习课堂练习 1.1.分析组合逻辑电路的功能一般要经过哪几个步骤？分析组合逻辑电路的功能一般要经过哪几个步骤？2 2、已知逻辑电路如题图、已知逻辑电路如题图8.18.1所示，试分析其逻辑功能，要求所示，试分析其逻辑功能，要求写出分析过程。写出分析过程。题图题图8.18.17/2/202444 组合逻辑电路的设计方法组合逻辑电路的设计方法图图8.2 8.2 组合逻辑电路的设计步骤组合逻辑电路的设计步骤组合逻辑电路的设计步骤组合逻辑电路的设计步骤（1)1)分析实际情况是否能用逻辑变量来表示。分析实际情况是否能用逻辑变量来表示。（2)2)确定输入、输出逻辑变量并用逻辑变量字母表示确定输入、输出逻辑变量并用逻辑变量字母表示,作出逻辑规定。作出逻辑规定。（3)3)根据实际情况列出所有输入变量在不同情况下的逻辑真值表。根据实际情况列出所有输入变量在不同情况下的逻辑真值表。（4)4)根据逻辑真值表写出逻辑表达式并化简根据逻辑真值表写出逻辑表达式并化简.（5)5)画出逻辑电路图，并标明使用的集成电路和相应的引脚。画出逻辑电路图，并标明使用的集成电路和相应的引脚。(6)(6)根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与 实际情况相符。实际情况相符。7/2/202445 组合逻辑电路的设计举例组合逻辑电路的设计举例例例8.2 8.2 设计一个投票表决器，实现三个投票人两人以上同意才设计一个投票表决器，实现三个投票人两人以上同意才能通过的功能。能通过的功能。解：解：1 1）定义输入、输出变量，列出真值表。）定义输入、输出变量，列出真值表。用用A A、B B和和C C分别表示三个投票人，若同意用分别表示三个投票人，若同意用1 1表示，不同意则表示，不同意则用用0 0表示；用表示；用Y Y表示是否通过，表示是否通过，Y=1Y=1表示通过，表示通过，Y=0Y=0表示不通过。表示不通过。由于两人以上同意才通过，列出真值表见表由于两人以上同意才通过，列出真值表见表8.1.28.1.2。输入输出ABCY00000010010001111000101111011111表表8.1.2 8.1.2 三人表决器真值表三人表决器真值表7/2/202446 组合逻辑电路的设计举例组合逻辑电路的设计举例2)2)由真值表写出逻辑函数表达式由真值表写出逻辑函数表达式 3)3)根据化简后的逻辑函数表达式画出组合逻辑电路图见图根据化简后的逻辑函数表达式画出组合逻辑电路图见图8.1.38.1.3（a a）。）。图图8.1.38.1.3因为因为 =，故也可以故也可以用与非门来实现以上功能，如图用与非门来实现以上功能，如图8.1.38.1.3（b b）所示。）所示。7/2/202447课堂练习课堂练习 2.2.设计一个故障显示电路，要求如下设计一个故障显示电路，要求如下:两台电动机同时工作，绿两台电动机同时工作，绿灯亮灯亮;其中一台电动机有故障时，黄灯亮其中一台电动机有故障时，黄灯亮;两台电动机都有故障时，两台电动机都有故障时，红灯亮。红灯亮。（1 1）写出真值表）写出真值表 （2 2）写出表达式）写出表达式 （3 3）画出逻辑图）画出逻辑图1.1.设计组合逻辑电路一般要经过哪几个步骤？设计组合逻辑电路一般要经过哪几个步骤？7/2/2024488.2 8.2 常见的组合逻辑电路常见的组合逻辑电路常见的组合逻辑电路有编码器、译码器。常见的组合逻辑电路有编码器、译码器。1 1）常见的编码器有二进制编码器、二）常见的编码器有二进制编码器、二十进制十进制 编码器和优先编码器。编码器和优先编码器。2 2）常见的译码器有二进制译码器、二）常见的译码器有二进制译码器、二十进十进 制译码器和显示译码器。制译码器和显示译码器。7/2/202449编码器编码器编码：把各种信号（如编码：把各种信号（如1010进制数、文字、符号等）转换成若进制数、文字、符号等）转换成若 干位干位2 2进制码，这种转换过程称为编码。进制码，这种转换过程称为编码。编码器：能够完成编码功能的组合逻辑电路。编码器：能够完成编码功能的组合逻辑电路。编码器分类编码器分类:二进制编码器、二二进制编码器、二十进制编码器和优先编码十进制编码器和优先编码 器。器。编码意义：编码器之所以编成编码意义：编码器之所以编成2 2进制码输出，是因为进制码输出，是因为2 2进制码便进制码便于对其进行存储、运算等各种数字信号处理，而且电路容易实于对其进行存储、运算等各种数字信号处理，而且电路容易实现。现。编码器在键盘编码系统和计算机中断系统中得到广泛应用。编码器在键盘编码系统和计算机中断系统中得到广泛应用。7/2/202450二进制编码器二进制编码器例例1 1。设计抢答器中实现。设计抢答器中实现8 8位选手编码功能的二进制编码器。位选手编码功能的二进制编码器。二进制编码器：能够将各种输入信息编成二进制编码器：能够将各种输入信息编成2 2进制代码的电路。进制代码的电路。（1 1）分析具体事物，列出输入量与输出量之间的真值表。）分析具体事物，列出输入量与输出量之间的真值表。输入量为输入量为8 8位选手的按键输入，输出量为位选手的按键输入，输出量为3 3位位2 2进制数，真值表下。进制数，真值表下。表表8.2.1 38.2.1 3位位2 2进制编码器真值表进制编码器真值表输输 入入输输 出出Y2Y1Y0I0000I1001I2010I3011I4100I5101I6110I71117/2/202451二进制编码器二进制编码器Y2=I4+I5+I6+I7 高位高位Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7 低位低位 （2 2）根据列出的真值表，写出各输出端的逻辑表达式。）根据列出的真值表，写出各输出端的逻辑表达式。（3 3）根据化简所得的逻辑表达式，画出逻辑电路。）根据化简所得的逻辑表达式，画出逻辑电路。图图8.2.1 88.2.1 8线线3 3线编码器电路图线编码器电路图7/2/202452二二-十进制编码器十进制编码器 8421BCD8421BCD码编器是二码编器是二-十进制编码器中常用的一种。十进制编码器中常用的一种。表表8.2.2 8421BCD8.2.2 8421BCD码编器编码器真值表码编器编码器真值表 8421BCD8421BCD码编器编码器真值表如下：码编器编码器真值表如下：7/2/202453二二-十进制编码器十进制编码器 根据真值表，可以写出各输出端的逻辑表达式。根据真值表，可以写出各输出端的逻辑表达式。7/2/202454优先编码器优先编码器优先编码器：对输入信号分配了优先级，即使有几个输入信号优先编码器：对输入信号分配了优先级，即使有几个输入信号 有效，也只会对其中优先级别最高的有效信号进有效，也只会对其中优先级别最高的有效信号进 行编码，而屏蔽其它级别的有效信号。行编码，而屏蔽其它级别的有效信号。1.74LS1481.74LS148是常用的是常用的8-38-3集成优先编码器。集成优先编码器。（1 1）74LS14874LS148的引脚排列图如图的引脚排列图如图8.2.28.2.2图图8.2.2 74LS1488.2.2 74LS148的引脚排列图的引脚排列图7/2/202455优先编码器优先编码器（2 2）74LS14874LS148的真值表如表的真值表如表8.2.38.2.3所示。所示。表表8.2.3 74LS1488.2.3 74LS148集成电路的真值表集成电路的真值表7/2/202456（3 3）74LS14874LS148的功能特点的功能特点 优先编码器优先编码器编码输入编码输入低电平有效。即低电平有效。即0 0表示有信号，表示有信号，1 1表示无信号。表示无信号。编码输出编码输出采用反码表示，也称之为低电平有效。采用反码表示，也称之为低电平有效。八个输入信号中八个输入信号中的优先级别最高。的优先级别最高。74LS14874LS148有有 三个控制端子三个控制端子,为选通输入端，只有在为选通输入端，只有在 、=0=0时，编码器才处于工作状态；而在时，编码器才处于工作状态；而在 =1=1时，编码器处时，编码器处于禁止状态，所有输出端被封锁为高电平。于禁止状态，所有输出端被封锁为高电平。7/2/202457优先编码器优先编码器2.74LS1472.74LS147是是8421BCD8421BCD码优先编码器码优先编码器 （1 1）74LS14774LS147的引脚排列图如图的引脚排列图如图8.2.38.2.3图图8.2.3 74LS1478.2.3 74LS147的引脚排列图的引脚排列图7/2/202458（2 2）74LS14874LS148的真值表如表的真值表如表8.2.48.2.4所示。所示。优先编码器优先编码器表表8.2.4 74LS1478.2.4 74LS147集成电路的真值表集成电路的真值表 输入 输出00110010111011100001111001011111010011111101101111111100011111111101011111111111011111111111117/2/202459优先编码器优先编码器（3 3）74LS14774LS147的功能特点的功能特点 分别编成十个分别编成十个BCDBCD码，以反码形式输出。输入信号码，以反码形式输出。输入信号 的优先的优先74LS14774LS147的功能特点与的功能特点与74LS14874LS148类似，它是把类似，它是把 十种状态十种状态级最高，其余优先级依次降低。级最高，其余优先级依次降低。7/2/202460译码显示器译码显示器译码：译码：是编码的逆过程，是对编码内容的是编码的逆过程，是对编码内容的“翻译翻译”。译码器：能够完成译码功能的组合逻辑电路叫译码器。译码器：能够完成译码功能的组合逻辑电路叫译码器。常用的译码器有常用的译码器有2 2进制译码器、二进制译码器、二-十进制编码器和十进制编码器和 数码显示译码器等。数码显示译码器等。7/2/202461二进制译码器二进制译码器2 2进制译码器的逻辑功能：将输入的进制译码器的逻辑功能：将输入的2 2进制码翻译成相应的控制进制码翻译成相应的控制 信号。信号。2 2进制译码器的逻辑符号如图进制译码器的逻辑符号如图8.2.48.2.4所示。所示。图图8.2.4 8.2.4 二进制译码器逻辑符号二进制译码器逻辑符号例如，当输入例如，当输入2 2进制码进制码CBA=011CBA=011时，经过译码器翻译后，将输出相应时，经过译码器翻译后，将输出相应的控制信，即输出端的控制信，即输出端Y Y3 3输出为输出为1 1，其他输出端保持为，其他输出端保持为0 0不变。不变。7/2/2024623 3线线8 8线译码集成电路线译码集成电路74LS13874LS138的功能介绍的功能介绍 二进制译码器二进制译码器1)74LS1381)74LS138逻辑符号与引脚排列逻辑符号与引脚排列.图图8.2.5 38.2.5 3线线8 8线译码器线译码器74LS13874LS138逻辑符号和引脚排列图逻辑符号和引脚排列图2)74LS1382)74LS138引脚功能：引脚功能：C C、B B、A A：译码输入端，输入待译码的译码输入端，输入待译码的3 3位位2 2进制码，高电平有效。进制码，高电平有效。7/2/202463二进制译码器二进制译码器3 3）74LS13874LS138真值表真值表表表8.2.5 74LS1388.2.5 74LS138的逻辑功能真值表的逻辑功能真值表7/2/202464二进制译码器的应用二进制译码器的应用如图是一个将四个外部设备的采集数据如图是一个将四个外部设备的采集数据分时送入计算机中的电路。分时送入计算机中的电路。只要使只要使分别为分别为0000、0101、1010、1111，就可将，就可将 4 4个外设的采集数据分个外设的采集数据分时送入计算机数据总线中。时送入计算机数据总线中。7/2/202465二二-十进制译码器十进制译码器 二二-十进制译码器是将二十进制译码器是将二-十进制编码器输出的十进制编码器输出的1010个代码译个代码译成成1010个高、低电平的输出信号，实现由个高、低电平的输出信号，实现由BCDBCD码到十进制数代码转码到十进制数代码转换的电路。换的电路。8421BCD8421BCD译码器译码器74HC4274HC42的功能介绍的功能介绍 1)74HC421)74HC42的引脚排列的引脚排列.7/2/202466二二-十进制译码器十进制译码器2)74HC422)74HC42的真值表的真值表 表表8.2.6 74HC428.2.6 74HC42译码器真值表译码器真值表7/2/202467二二-十进制译码器十进制译码器3)74HC423)74HC42的功能特点的功能特点（2 2）译码器工作时，在译码输入）译码器工作时，在译码输入中总有一个输出为低电平，其余中总有一个输出为低电平，其余9 9个都为高电平。个都为高电平。的任一组取值下，输出的任一组取值下，输出（1 1）当输入出现）当输入出现BCDBCD代码以外的六种伪码代码以外的六种伪码()时，译码器的输出时，译码器的输出均无低电平信号产生。均无低电平信号产生。7/2/202468显示译码器显示译码器 在数字仪器仪表、数字钟等数字系统中，常需要将在数字仪器仪表、数字钟等数字系统中，常需要将译码后的结果或数据以十进制数字的形式显示出来，译码后的结果或数据以十进制数字的形式显示出来，供人们读取或监视数字系统的工作情况，显示译码器供人们读取或监视数字系统的工作情况，显示译码器是能完成这一功能的电路。它先将输入的二进制代码是能完成这一功能的电路。它先将输入的二进制代码译成十进制数的信号，再利用译码输出驱动显示器显译成十进制数的信号，再利用译码输出驱动显示器显示数字。数字显示译码器通常由译码驱动电路和数码示数字。数字显示译码器通常由译码驱动电路和数码显示器组成，结构见框图显示器组成，结构见框图8.2.68.2.6。图图8.2.6 8.2.6 显示译码器框图显示译码器框图7/2/202469七段数码七段数码显示译码器显示译码器 七段数码显示译码器的作用七段数码显示译码器的作用:将将8421BCD8421BCD码译码后通过数码管将码译码后通过数码管将结果显示出来。结果显示出来。图图8.2.7 8.2.7 七段七段LEDLED数码管实物数码管实物七段数码管的外形封装：七段数码管的外形封装：7/2/2024701.1.数码管的结构和原理数码管的结构和原理数码管可分为共阴极和共阳极两种类型，引脚排列及内部数码管可分为共阴极和共阳极两种类型，引脚排列及内部等效结构如图等效结构如图8.2.88.2.8所示。所示。图图8.2.8 8.2.8 七段七段 LEDLED数码显示管数码显示管七段数码七段数码显示译码器显示译码器 7/2/202471 2.2.当七段当七段LEDLED数码管不同笔段的发光二极管组合发光时，就能显数码管不同笔段的发光二极管组合发光时，就能显示出不同的数字，如图示出不同的数字，如图8.2.98.2.9所示。如要显示数字所示。如要显示数字0 0时，只要时，只要g g段和段和dpdp段不亮，而段不亮，而a a、b b、c c、d d、e e、f f六段发光即可。六段发光即可。图图8.2.9 8.2.9 七段数码管的显示字型七段数码管的显示字型 显示原理：显示原理：1.1.七段七段LEDLED数码管的数码管的8 8个显示字段（其中包括一个小数点）各对应个显示字段（其中包括一个小数点）各对应个发光二极管，它们在其内部成个发光二极管，它们在其内部成“日日”字型排列，各字段分别用字型排列，各字段分别用字字a a、b b、c c、d d、e e、f f、g g表示，小数点用表示，小数点用dpdp表示。表示。七段数码七段数码显示译码器显示译码器 7/2/202472数字显示译码器数字显示译码器 显示译码器的作用是将输入的代码通过译码器显示译码器的作用是将输入的代码通过译码器“翻译翻译”成相成相应的高低电平，并驱动显示器发光显示。应的高低电平，并驱动显示器发光显示。显示译码器显示译码器74LS4974LS49的功能介绍的功能介绍1 1）74LS4974LS49外引脚排列见图外引脚排列见图8.2.108.2.10。图图8.2.10 74LS498.2.10 74LS49外引脚排列图外引脚排列图7/2/202473数字显示译码器数字显示译码器2 2）74LS4974LS49真值表见表真值表见表8.2.78.2.7。表表8.2.7 74LS498.2.7 74LS49真值表真值表7/2/202474数字显示译码器数字显示译码器3 3）74LS4974LS49的应用举例。的应用举例。图图8.2.118.2.11为译码器为译码器74LS4974LS49与共阴极数码管连接组成与共阴极数码管连接组成1 1位十进制位十进制数的译码显示电路。数的译码显示电路。图图8.2.11 18.2.11 1位数十进制译码显示电路位数十进制译码显示电路 由于由于74LS4974LS49是集电极开路电路，应并联适当的上拉电阻。是集电极开路电路，应并联适当的上拉电阻。7/2/202475 第第9 9章章 集成触发器集成触发器 在数字系统中，因运算和控制的需要，常常要将曾经输在数字系统中，因运算和控制的需要，常常要将曾经输在数字系统中，因运算和控制的需要，常常要将曾经输在数字系统中，因运算和控制的需要，常常要将曾经输入过的信号暂时保存进来，以便与新的输入信号共同确定新入过的信号暂时保存进来，以便与新的输入信号共同确定新入过的信号暂时保存进来，以便与新的输入信号共同确定新入过的信号暂时保存进来，以便与新的输入信号共同确定新的输出状态，即需要具有记忆和存储功能的基本逻辑部件，的输出状态，即需要具有记忆和存储功能的基本逻辑部件，的输出状态，即需要具有记忆和存储功能的基本逻辑部件，的输出状态，即需要具有记忆和存储功能的基本逻辑部件，触发器就是组成这类逻辑部件的基本单元。触发器就是组成这类逻辑部件的基本单元。触发器就是组成这类逻辑部件的基本单元。触发器就是组成这类逻辑部件的基本单元。触发器的种类很多触发器的种类很多 从逻辑功能上区分：有从逻辑功能上区分：有RSRS触发器、触发器、D D触发器、触发器、JKJK触发器等；触发器等；从触发方式上分：有电平触发型、边沿触发型等。从触发方式上分：有电平触发型、边沿触发型等。触发器的基本特点：具有两个能自行保持的稳定状态（触发器的基本特点：具有两个能自行保持的稳定状态（0 0态和态和1 1态），所以又叫做双稳态电路；在不同的输入信号作用下其可态），所以又叫做双稳态电路；在不同的输入信号作用下其可以置成以置成0 0态和态和1 1态，且当输入信号消失后，触发器获得的新状态态，且当输入信号消失后，触发器获得的新状态能保持下来。能保持下来。7/2/20247/2/20247676 9.1 RS9.1 RS触发器触发器 1.1.电路结构电路结构(a)(a)逻辑电路逻辑电路 (b)(b)逻辑符号逻辑符号 图图 9.1 9.1 基本基本RSRS触发器触发器7/2/20247/2/20247777 基本基本RSRS触发器触发器 2.2.逻辑功能逻辑功能7/2/20247/2/20247878 3.3.3.3.基本基本基本基本RSRSRSRS触发器的真值表触发器的真值表触发器的真值表触发器的真值表:基本基本RSRS触发器触发器 7/2/20247/2/20247979 4.4.波形分析波形分析 波形图：反映触发器输入信号的取值与输出状态之间对应波形图：反映触发器输入信号的取值与输出状态之间对应 关系的图形关系的图形,称为波形图。称为波形图。图图9.2 9.2 基本基本RSRS触发器波形图触发器波形图设基本设基本RSRS触发器的初始状态为触发器的初始状态为0 0，则其输入、输出波形如图，则其输入、输出波形如图9.29.2所示。所示。保持保持置置1置置0置置1置置1 基本基本RSRS触发器触发器 7/2/20247/2/20248080 同步同步RSRS触发器触发器1.1.电路结构和逻辑符号电路结构和逻辑符号 (a)(a)逻辑电路逻辑电路 (b)(b)逻辑符号逻辑符号 图图9.3 9.3 同步同步RSRS触发器触发器7/2/20247/2/20248181 同步同步RSRS触发器触发器2 2逻辑功能逻辑功能3.3.同步同步RSRS触发器的真值表触发器的真值表 表表9.3 9.3 同步同步RSRS触发器的真值表触发器的真值表7/2/20247/2/20248282 4 4波形分析波形分析设同步设同步RSRS触发器的初始状态为触发器的初始状态为0 0，其输入信号，其输入信号R R、S,S,时钟信号时钟信号CPCP和输出状态和输出状态Q Q的波形如图的波形如图9.59.5所示。所示。图图9.5 9.5 同步同步RSRS触发器波形图触发器波形图同步同步RSRS触发器触发器7/2/20247/2/20248383 课堂思考：课堂思考：基本基本RSRS触发器有何逻辑功能？哪种情况应当避免？触发器有何逻辑功能？哪种情况应当避免？本本本本节节小小小小结结1.1.基本基本RSRS触发器具有置触发器具有置1 1、复、复0 0、保持功能，、保持功能，R R非、非、S S非都有非都有效的情况应当避免效的情况应当避免2.2.基本基本RSRS触发器属于无时钟触发器，即输入端一旦有信号触发器属于无时钟触发器，即输入端一旦有信号出现，输出状态就可能随之发生变化。但在实际使用中，出现，输出状态就可能随之发生变化。但在实际使用中，有时需要多个触发器按一定的节拍动作，于是产生了同步有时需要多个触发器按一定的节拍动作，于是产生了同步触发器，又称时钟触发器。触发器，又称时钟触发器。同步同步RSRS触发器触发器7/2/20247/2/20248484 9.2 JK9.2 JK触发器触发器 1 1电路符号电路符号 (a)(a)上升沿触发上升沿触发 (b)(b)下降沿触发下降沿触发 图图9.6 9.6 边沿边沿JKJK触发器电路符号触发器电路符号其中其中CPCP端有小圆圈的表示下降沿触发，无小圆圈表示上升沿触发。端有小圆圈的表示下降沿触发，无小圆圈表示上升沿触发。为边沿触发为边沿触发,常见常见JKJK触发器的电路符号如图触发器的电路符号如图9.69.6所示。所示。CPCP端统一用端统一用“”标志表示标志表示7/2/20247/2/20248585 2 2逻辑功能逻辑功能（1 1）J=0J=0、=0,=0,当到来时，输出保持原态不变，即当到来时，输出保持原态不变，即Qn+1=Qn+1=QnQn 。（2 2）J=0J=0、=1,=1,当到来时，触发器被置为当到来时，触发器被置为0 0态，即态，即Qn+1=0Qn+1=0。（3 3）J=1J=1、=0,=0,当到来时，触发器被置为态，即当到来时，触发器被置为态，即Qn+1=Qn+1=。JKJK触发器触发器JKJK触发器不仅可以避免触发器不仅可以避免RSRS触发器存在的不确定状态，而且具有置触发器存在的不确定状态，而且具有置0 0、置、置1 1、保持和翻转功能，是逻辑功能最齐全的触发器。、保持和翻转功能，是逻辑功能最齐全的触发器。（4 4）J=1J=1、=1,=1,当到来时，触发器将向相反的状态翻转一当到来时，触发器将向相反的状态翻转一 次，即次，即Qn+1=Qn+1=QnQn7/2/20247/2/20248686 3.JK3.JK3.JK3.JK触发器的真值表触发器的真值表触发器的真值表触发器的真值表表表9.4 JK9.4 JK触发器真值表触发器真值表 JKJK触发器触发器7/2/20247/2/20248787 JKJK触发器触发器4.4.4.4.带预置端的带预置端的带预置端的带预置端的JKJKJKJK触发器触发器触发器触发器 图图9.7 9.7 带预置端的带预置端的JKJK触发器触发器7/2/20247/2/20248888 例例1 1 已知如图已知如图9.89.8所示为所示为CPCP、J J、K K的电压波形，试画出下降的电压波形，试画出下降 沿沿JKJK触发器触发器Q Q端对应的电压波形。设初始状态为端对应的电压波形。设初始状态为0 0。JKJK触发器触发器5 5波形分析波形分析解：先找出解：先找出CPCP的每一个下降沿，用虚线标志。的每一个下降沿，用虚线标志。图图9.8 JK9.8 JK触发器波形图触发器波形图1 1）初始状态为）初始状态为0 0，在第一个有效下降沿到来之前，触发器，在第一个有效下降沿到来之前，触发器保持保持0 0状态不变。状态不变。分析过程：分析过程：7/2/20247/2/20248989 2 2 2 2）当第一个）当第一个）当第一个）当第一个CPCPCPCP下降沿来时，下降沿来时，下降沿来时，下降沿来时，J=1J=1J=1J=1，K=OK=OK=OK=O，CPCPCPCP下降沿到达后下降沿到达后下降沿到达后下降沿到达后触发器置触发器置触发器置触发器置1 1 1 1态。态。态。态。JKJK触发器触发器 6 6）当第五个）当第五个CPCP下降沿来时，下降沿来时，J=1J=1，K=1K=1，CPCP下降沿到达后下降沿到达后 触发器翻转，由触发器翻转，由1 1态变为态变为O O态。态。5 5）当第四个）当第四个CPCP下降沿来时，下降沿来时，J=OJ=O，K=0K=0，CPCP下降沿到达后下降沿到达后触发器保持原状态不变，仍为触发器保持原状态不变，仍为1 1态。态。4 4）当第三个）当第三个CPCP下降沿来时，下降沿来时，J=lJ=l，K=1K=1，CPCP下降沿到达后触下降沿到达后触发器翻转发器翻转,由由O O态变为态变为1 1态。态。3 3）当第二个）当第二个CPCP下降沿来时，下降沿来时，J=OJ=O，K=1K=1，CPCP下降沿到达后下降沿到达后触发器置触发器置O O态。态。7/2/20247/2/20249090 JKJK触发器触发器本节小结本节小结1.JK1.JK触发器具有触发器具有 保持、置保持、置0 0、置和翻转功能。、置和翻转功能。2.2.、不受不受CPCP脉冲限制而对触发器进行置脉冲限制而对触发器进行置1 1或置或置0 0，低电，低电3.3.平有效平有效,当预置完毕，应处于高电平，此后触发器才当预置完毕，应处于高电平，此后触发器才能能4.4.进入正常工作状态。进入正常工作状态。3.3.主从主从JKJK触发器采用主从控制结构，从根本上解决了输入信触发器采用主从控制结构，从根本上解决了输入信 号直接控制的问题，具有号直接控制的问题，具有CP=1CP=1期间接受输入信号，期间接受输入信号，CPCP下降下降 沿来时触发翻转的特点。输入信号沿来时触发翻转的特点。输入信号J J、K K之间没有约束。之间没有约束。4.4.边沿触发是指触发器的状态翻转是在时钟脉冲边沿触发是指触发器的状态翻转是在时钟脉冲CPCP的上升边的上升边 沿或下降边沿完成的。从而克服触发器的沿或下降边沿完成的。从而克服触发器的“空翻空翻”问题，使问题，使 其抗干扰能力和工作可靠性得到较大提高。其抗干扰能力和工作可靠性得到较大提高。7/2/20247/2/20249191 9.3 D 9.3 D 触发器触发器1.1.电路结构电路结构（a a）逻辑电路）逻辑电路 (b)(b)逻辑符号逻辑符号图图9.9 D9.9 D触发器触发器2.2.逻辑功能逻辑功能（1 1）D=0D=0时：由图时：由图9-99-9（a a）可知，此时相当于）可知，此时相当于J=0J=0、K=1K=1，因此，因此，当当CPCP脉冲加入后，输出端脉冲加入后，输出端Q Q置为置为0 0，与输入端，与输入端D D的状态一致。的状态一致。（2 2）D=1D=1时：此时相当于时：此时相当于J=1J=1、K=0K=0，当，当CPCP脉冲加入后，输出端脉冲加入后，输出端Q Q 置为置为1 1，与输入端，与输入端D D的状态一致。的状态一致。在时钟脉冲在时钟脉冲CPCP到来后，到来后，D D触发器的状态与输入端触发器的状态与输入端D D的状态相同，的状态相同，即即Qn+1=DQn+1=D。7/2/20247/2/20249292 D D Q Qn nQ Qn+1n+1说说明明0 0 0 0置置“0 0”1 1 1 1置置“1 1”3.D3.D触发器的真值表触发器的真值表表表9.4 D9.4 D触发器的真值表触发器的真值表 D D 触发器触发器4 4波形分析波形分析图图9.109.10中中Q Q的初始状态为的初始状态为1 1态。因为是下降沿触发，所以当态。因为是下降沿触发，所以当D=1D=1且且CPCP脉脉冲下降沿时，触发器输出端冲下降沿时，触发器输出端Q Q置置1 1；当；当D=0D=0且且CPCP脉冲下降沿时，触发器脉冲下降沿时，触发器输出端输出端Q Q置置0 0。图图9.10 D9.10 D触发器波形分析触发器波形分析7/2/20247/2/20249393 D D 触发器触发器5.5.集成边沿触发集成边沿触发D D触发器触发器集成边沿集成边沿D D触发器分为触发器分为TTLTTL和和CMOSCMOS两种类型。两种类型。74HC7474HC74是高速是高速CMOSCMOS边沿边沿D D触发器，其引脚功能如图触发器，其引脚功能如图9.119.11所示。所示。图图9.11 74HC749.11 74HC74引脚功能引脚功能74HC7474HC74电路特点电路特点（3 3）属于）属于CMOSCMOS边沿触发器，边沿触发器，CPCP上升沿触发。上升沿触发。（1 1）内含两个性能相同的）内含两个性能相同的D D触发器。触发器。（2 2）每一个触发器都带有直接置）每一个触发器都带有直接置0 0端端RDRD和直接置和直接置1 1端端SDSD，且都为低，且都为低 电平有效。电平有效。7/2/20247/2/20249494 课堂思考课堂思考 如何将主从如何将主从JKJK触发器转换为触发器转换为D D触发器？触发器？D D触发器的输出状态触发器的输出状态与输入端与输入端D D有什么关系？有什么关系？本本本本节节小小小小结结 1.D1.D触发器的逻辑功能是：在时钟脉冲触发器的逻辑功能是：在时钟脉冲CPCP到来后，到来后，D D触发器触发器 的状态与输入端的状态与输入端 D D的状态相同，即的状态相同，即Qn+1=DQn+1=D。2.2.下降沿触发时，在分析波形时，要看下降沿触发时，在分析波形时，要看CPCP脉冲下降沿对应的脉冲下降沿对应的 输入端输入端D D的状态：当的状态：当D=1D=1时，触发器输出端时，触发器输出端Q Q置置1 1；当；当D=0D=0 时，触发器输出端时，触发器输出端Q Q置置0 0。3.3.集成边沿触发集成边沿触发D D触发器有触发器有TTLTTL和和CMOSCMOS两种类型。两种类型。D D 触发器触发器7/2/20247/2/20249595第第10章章 时序逻辑电路时序逻辑电路 时序逻辑电路主要由门电路和触发器时序逻辑电路主要由门电路和触发器构成，是具有记忆和存储功能的基本逻辑构成，是具有记忆和存储功能的基本逻辑部件，是计算机内部的一个重要组成部分。部件，是计算机内部的一个重要组成部分。上一章讨论的触发器就是一种功能最简单上一章讨论的触发器就是一种功能最简单的时序逻辑电路。常见的时序电路有寄存的时序逻辑电路。常见的时序电路有寄存器、计数器等。器、计数器等。7/2/20249610.1 寄存器寄存器 寄存器的概念：用来存放二进制数据或代码的电路称为寄寄存器的概念：用来存放二进制数据或代码的电路称为寄 存器。存器。寄存器的组成：由具有存储功能的触发器组合起来构成。寄存器的组成：由具有存储功能的触发器组合起来构成。寄存器的作用：暂时存放要处理的数据或中间的运算结果寄存器的作用：暂时存放要处理的数据或中间的运算结果 等。等。寄存器的分类：按功能可以分为数码寄存器和移位寄存器。寄存器的分类：按功能可以分为数码寄存器和移位寄存器。7/2/202497数码寄存器数码寄存器数码寄存器数码寄存器:能够存放二进制数码的电路能够存放二进制数码的电路能够存放二进制数码的电路能够存放二进制数码的电路,它具有接收、暂它具有接收、暂它具有接收、暂它具有接收、暂 时存放和清除原有数码的功能。时存放和清除原有数码的功能。时存放和清除原有数码的功能。时存放和清除原有数码的功能。数码寄存器数码寄存器1)1)数码寄存器的电路结构（以四位数码寄存器为例）数码寄存器的电路结构（以四位数码寄存器为例）:图图10.1 10.1 四位数码寄存器的逻辑图四位数码寄存器的逻辑图7/2/2024982)2)2)2)数码寄存器的工作过程数码寄存器的工作过程数码寄存器的工作过程数码寄存器的工作过程:数码寄存器数码寄存器 需要保存的数码由需要保存的数码由D D0 0D D3 3预先输入预先输入 当当CPCP脉冲的上升沿到来时，触发器输出端脉冲的上升沿到来时，触发器输出端Q0Q0Q3Q3的状态的状态为为D0D0D3D3的输入数码。例如，输入数码的输入数码。例如，输入数码D0D0D3D311001100，在，在CPCP脉冲上升沿时，脉冲上升沿时，Q0Q0Q3Q3D0D0D3D311001100，完成数码的接收过，完成数码的接收过程。程。CPCP脉冲上升沿过后，脉冲上升沿过后，D D触发器处于保持状态，完成数码触发器处于保持状态，完成数码的寄存工作。的寄存工作。3 3）数码寄存器的输入、输出方式：）数码寄存器的输入、输出方式：由于同时输入由于同时输入4 4位数码位数码D0D0D3D3，寄存后的数码，寄存后的数码Q0Q0Q3Q3也是同时也是同时输出，所以属于并行输入、并行输出寄存器。输出，所以属于并行输入、并行输出寄存器。7/2/202499移位寄存器及应用移位寄存器及应用 移位寄存器：在每一个移位脉冲的作用下，将存放在移位寄存移位寄存器：在每一个移位脉冲的作用下，将存放在移
展开阅读全文