浙江工业大学数字电路期末复习课件

复 习 提纲复 习 提纲1试卷题型n选择题：12题，每题2分n填空题：8题，每题2分n大题：6题-12分、10分、10分、6分、12分、10分试卷题型选择题：12题，每题2分2n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器约20分约4分约20分约6分约12分约22分约6分1 绪论约20分约4分约20分约6分约12分约22分约6分3第1章 绪论n不同进制之间的转换n几种编码方式第1章 绪论不同进制之间的转换4例：（例：（276.8276.8）10 10=（？）8421BCD8421BCD2 7 6 .82 7 6 .8 0010 0111 0110 10000010 0111 0110 1000（276.8276.8）10 10 =（00100010011101110110.10000110.1000）8421BCD8421BCD余三码是在8421码的基础上,将每个代码都加上0011而形成例：（276.8）10=（？）8421BCD2 5n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论6第2章 逻辑代数基础n异或异或n同或同或F F=A A B B=ABAB+ABAB 逻辑代数中的基本运算逻辑代数中的基本运算&ABF1ABF1AFAB+A B第2章 逻辑代数基础异或F=AB=AB+AB 逻辑代数中的7逻辑代数中的基本公式逻辑代数中的基本公式(化简用）化简用）A+A B=AA+A B=A+BAB+AC+BC=AB+AC反演律反演律A B=A+B A+B=AB逻辑代数中的基本公式(化简用）A+A B=AA+A 8 对偶式对偶式：1 1）若把式中的运算符）若把式中的运算符“.”换成换成“+”，“+”换成换成“.”；2 2）常量）常量“0 0”换成换成“1 1”，“1 1”换成换成“0 0”得到新函数式为原函数式得到新函数式为原函数式F 的对偶式的对偶式F。例：例：其对偶式其对偶式 对偶式：1）若把式中的运算符“.”换成“+”，“+”换成9逻辑函数及其表示方法逻辑函数及其表示方法 常用表达式常用表达式F(AF(A、B B、C)C)“与与或或”式式“或或与与”式式逻辑函数及其表示方法 常用表达式F(A、B、C)“与或10 逻辑函数的标准表达式逻辑函数的标准表达式最小项之和的形式最小项之和的形式例：例：求函数求函数的最小项之和表达式的最小项之和表达式解：解：逻辑函数的标准形式逻辑函数的标准表达式最小项之和的形式11逻辑函数的化简逻辑函数的化简逻辑函数逻辑函数公式法公式法化简化简逻辑函数逻辑函数图形法图形法化简化简逻辑函数的化简逻辑函数公式法化简逻辑函数图形法化简12例例：已知逻辑图，求函数表达式已知逻辑图，求函数表达式最简与或式最简与或式例：已知逻辑图，求函数表达式最简与或式13 从工程的角度，成本最低从工程的角度，成本最低逻辑函数的变换逻辑函数的变换 从工程的角度，成本最低逻辑函数的变换14例：例：已知函数已知函数(d为约束条件）为约束条件）：求其最简与或式。求其最简与或式。解：解：填函数的卡诺图填函数的卡诺图 化简化简F(A,B,C,D)=m(0,2,3,4,6,8,10)+d(11,12,14,15)不考虑约束条件时：不考虑约束条件时：考虑约束条件时：考虑约束条件时：例：已知函数(d为约束条件）：求其最简与或式。解：填函15n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论16第3章 逻辑门电路vIP1VDDvON1YVDDP2N1N2P1ABVDDABYN2N1P2P1CMOS非门非门CMOS或非门或非门CMOS与非门与非门第3章 逻辑门电路vIP1VDDvON1YVDDP2N1N217浙江工业大学数字电路期末复习课件18噪声容限（噪声容限（51页）页）低电平噪声容限低电平噪声容限高电平噪声容限高电平噪声容限CMOSCMOS门电路的电气特性门电路的电气特性VNL=VILmaxVOLmaxVNH=VIHminVOHminG111G2VOLmaxVIHminVOHminVILmax噪声容限（51页）低电平噪声容限高电平噪声容限CMOS门电19VNL=VILmaxVOLmax=1.5V0.1V=1.4V 例例：某某集集成成电电路路芯芯片片，查查手手册册知知其其最最大大输输出出低低电电平平VOLmax=0.1V，最最大大输输入入低低电电平平VILmax=1.5V，最最小小输输 出出 高高 电电 平平 VOHmin=4.9V，最最 小小 输输 入入 高高 电电 平平VIHmin=3.5V，则其低电平噪声容限，则其低电平噪声容限VNL=。（1）2.0V （2）1.4V （3）1.6V （4）1.2V(2)VNL=VILmaxVOLmax=1.5V0.1V=1.20例：例：已知门电路的参数已知门电路的参数 IOHmax=1.0mA IOLmax=20mA 试求试求 门门 GP 的扇出系数的扇出系数NOL 和NOH应为多少？应为多少？解：解：IIH=50 AIIL=1.43mA把一个门电路带同类门电路的个数称为电路的把一个门电路带同类门电路的个数称为电路的扇出系数扇出系数。例：已知门电路的参数试求 门 GP 的扇出系数NOL 和NO21解：解：当门当门P输出为低电平时，输出为低电平时，当门当门P输出为高电平时，输出为高电平时，解：当门P输出为低电平时，当门P输出为高电平时，22练习题n和TTL电路相比，CMOS电路最突出的优点在于（）A、可靠性高 B、抗干扰能力强 C、功耗低 D、速度快n集电极开路的TTL“与非”门简称为_ 门。OC练习题和TTL电路相比，CMOS电路最突出的优点在于（）23n某集成电路芯片，查手册知其最大输出低电平VOLmax=0.4V，最大输入低电平VILmax=0.8V，最小输出高电平VOHmin=2.6V，最小输入高电平VIHmin=2.0V，则其低电平噪声容限VNL=()。A、0.4V B、0.6V C、1.6V D、1.2V某集成电路芯片，查手册知其最大输出低电平VOLmax=0.424n三态门可能输出的三种状态是_nCMOS的最基本的逻辑单元是由_ 和_ 按照互补对称形式连接起来构成的。高电平、低电平、高阻态P沟道增强型沟道增强型MOS管管N沟道增强型沟道增强型MOS管管三态门可能输出的三种状态是_高电25n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论26第4章 组合逻辑电路组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路中的险象组合逻辑电路中的险象第4章 组合逻辑电路组合逻辑电路的分析组合逻辑电路的设计组合27例例1 1：试分析图所示逻辑电路的功能试分析图所示逻辑电路的功能。结论：电路为结论：电路为少数服从多数少数服从多数电路，电路，称称表决电路表决电路。解：（解：（1）逻辑表达式）逻辑表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表（3）分析电路的逻辑功能）分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1 多数输入变量为多数输入变量为0，输出，输出F为为0分分 析析例1：试分析图所示逻辑电路的功能。结论：电路为少数服从多数电28例例1在在举举重重比比赛赛中中，有有3名名裁裁判判，其其中中1名名为为主主裁裁判判。当当有有两两名名以以上上裁裁判判（其其中中必必须须有有1名名主主裁裁判判）认认为为运运动动员员举举杠杠铃铃合合格格，就就按按动动电电钮钮，可可发发出出成成绩绩有有效效的的信信号号。请请设设计计该该组组合合逻逻辑辑电电路。路。（1）作出逻辑规定：）作出逻辑规定：输入：合格为输入：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0（2）列出真值表）列出真值表 A B C L 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 设设 计计ABAC例1在举重比赛中，有3名裁判，其中1名为主裁判。当有两名以29（4）画出逻辑电路图）画出逻辑电路图 1BCAY BCAY（5）化成）化成“与非与非”式式L=AB+AC设设 计计（3 3）求逻辑函数表达式）求逻辑函数表达式（4）画出逻辑电路图 1BCAYBCAY（5）化30竞争：竞争：冒险：冒险：信号经由不同的途径信号经由不同的途径到达到达某一会合点（输入点）的时某一会合点（输入点）的时间间有先有后有先有后由于竞争而引起电路输出由于竞争而引起电路输出发生瞬间错误发生瞬间错误现象。现象。（理想情况）（理想情况）LAA在输出端产生尖峰干扰在输出端产生尖峰干扰有竞争，不产生冒险有竞争，不产生冒险AA1&A竞争与冒险竞争：冒险：信号经由不同的途径到达某一会合点（输入311&BCAF&dgeG1G2G3G4Fdegtpd21A A A1&BCAF&dgeG1G2G3G4Fdegtpd21竞争32险象。解解：变量A和C具备竞争的条件,应分别进行检查。检查C：C发生变化时不会产生险象.险象。解：变量A和C具备竞争的条件,应分别进行检查。检33检查A：当B=C=1时,A的变化可能使电路产生险象.检查A：当B=C=1时,A的变化可能使电路产生34n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论35第5章 常用中大规模组合逻辑电路 典型的中大规模组合逻辑电路加法器、编加法器、编/译码器、数据选择器译码器、数据选择器第5章 常用中大规模组合逻辑电路 典型的中大规模组合逻辑电路36 有有一一键键盘盘输输入入电电路路，一一共共有有8个个按按键键，键键按按下下时时，对对应的输入信号为高电平。应的输入信号为高电平。编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。编码器K0VCCY2I0K7K1I7I1Y1Y0键码1 11 11 10 00 01 1单输入的单输入的8-38-3编码编码 有一键盘输入电路，一共有8个按键，键按下时37I7 I6 I5 I4 I3 I2 I1 I0 74LS148Y2Y1YEXY0YSS（1）单片使用，单片使用，S S 端应接地。端应接地。有编码时，有编码时，YS=1=1；无编码时；无编码时YS=0=0。YS在微机接口中可用于中断或查询。在微机接口中可用于中断或查询。应用应用I7 I6 I5 I4 I3 38由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 A0A1A2G1G2AG2BY1Y0Y3Y2Y5Y4Y6Y7电路电路0电路电路7地地址址码码01数数据据输输入入0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据从思考：为什么数据从G2A 输入？输入？应用应用电路电路0电路电路7A0A1A2 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。由74LS138译码器构成的数据分配器 A0A1A2G1G39 逻辑函数最小项发生器逻辑函数最小项发生器 如如果果将将一一逻逻辑辑函函数数的的输输入入变变量量加加到到译译码码器器的的译译码码输输入入端端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。则译码输出的每一个输出端都对应一个逻辑函数的最小项。A0A1A2G1G2AG2BY1Y0Y3Y2Y5Y4Y6Y7ABC001ABCABC输入变量输入变量m0m1m2m3m4m5m6m7应用应用 逻辑函数最小项发生器 如果将一逻辑函数的输入变量加40例例 用译码器实现组合逻辑电路用译码器实现组合逻辑电路F1（A,B,C）=m(0,2,4,6)A0A1A2G1G2AG2BY1Y0Y3Y2Y5Y4Y6Y7CBA001F1应用应用例 用译码器实现组合逻辑电路F1（A,B,C）=m(041数据选择器数据选择器42n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论43第7章 触发器1S1RQC1Q1DQC1Q1J1KQC1Q1TQC1Q 边沿触发边沿触发1DC1QQ维持阻塞维持阻塞D触发器触发器第7章 触发器1S1RQC1Q1DQC1Q1J1KQC1Q144例例2 2：一一上上升升沿沿触触发发的的D D触触发发器器，设设初初态态为为1 1，试试在在给给定定CPCP、D D下，画出下，画出Q Q和和Q Q波形。波形。CPDQQ1DC1QQ边沿触发器边沿触发器1DC1QQQQ 边沿触发边沿触发 电平触发电平触发例2：一上升沿触发的D触发器，设初态为1，试在给定CP、D下45nJK触发器如何转换为T触发器、D触发器？触发器的功能转换触发器的功能转换1J1KQC11DCPJK触发器如何转换为T触发器、D触发器？触发器的功能转换1J46 施密特触发器施密特触发器是具有滞后特性的数字传输门。是具有滞后特性的数字传输门。逻辑符号逻辑符号输入输出波形输入输出波形 施密特触发器是具有滞后特性的数字传输门。施密特触47 电路结构电路结构用555构成的施密特触发器 电路结构48T=T1+T2=0.7(R1+2R2)C 用555构成的多谐振荡器T=T1+T2=0.7(R1+2R249练习题n由555定时器构成的电路如图所示，该电路的名称是 ()。A、单稳态触发器B、施密特触发器C、多谐振荡器D、RS触发器练习题由555定时器构成的电路如图所示，该电路的名称是 (50n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论51n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论52浙江工业大学数字电路期末复习课件53浙江工业大学数字电路期末复习课件54用74LS161来构成一个十二进制计数器。SNS121100例例3D0D3可随意处理可随意处理D0D3必须都接必须都接0SN-1S111011用74LS161来构成一个十二进制计数器。SNS121155100进制计数器可由两个进制计数器可由两个10进制计数器级联而成。进制计数器级联而成。Q0Q1Q2Q3D0D1D2D374161EPETCOLDRD11CP1&0011Q0Q1Q2Q3D0D1D2D374161EPETCOLDRD1&00111CPCP100进制计数器可由两个10进制计数器级联而成。Q0 Q56n1 绪论n2 逻辑代数基础n3 逻辑门电路n4 组合逻辑电路n5 常用中大规模组合逻辑电路n7 触发器n8 常用MSI-LSI时序逻辑电路n9 时序逻辑电路的分析与综合n11 数模及模数转换器1 绪论57一片8位DAC的最小输出电压增量为0.02V，当输入为11001011时，输出电压UO为_4.06V_。四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为5/3V；D/A 转换器某10位D/A转换器，当输入为D=0100000000B时，输出电压为1.6V。当输入D=1000010000B时，输出电压为（）A、3.15VB、3.30VC、3.60VD、都不是一片8位DAC的最小输出电压增量为0.02V，当输入为11058实现A/D转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。下列A/D转换器中转换速度最快的是（A）。A.并联比较型B.双积分型C.计数型D.逐次渐近型就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。A/D 转换器实现A/D转换的四个主要步骤是_采样_、_保持_59