《内部存储器》PPT课件

1 第 三 章 内 部 存 储 器3.1存 储 器 概 述3.2SRAM存 储 器3.3DRAM存 储 器3.4只 读 存 储 器 和 闪 速 存 储 器3.5并 行 存 储 器3.6Cache存 储 器 返 回 2 3.1存 储 器 概 述一 、 分 类l 按 存 储 介 质 分 类 ： 磁 表 面 /半 导 体 存 储 器l 按 存 取 方 式 分 类 ： 随 机 /顺 序 存 取 （ 磁 带 ）l 按 读 写 功 能 分 类 ： ROM， RAMl RAM： 双 极 型 /MOSl ROM： MROM/PROM/EPROM/EEPROMl 按 信 息 的 可 保 存 性 分 类 ： 永 久 性 和 非 永 久 性 的l 按 存 储 器 系 统 中 的 作 用 分 类 ： 主 /辅 /缓 /控 3 3.1存 储 器 概 述二 、 存 储 器 分 级 结 构1、 目 前 存 储 器 的 特 点 是 ： 速 度 快 的 存 储 器 价 格 贵 ， 容 量 小 ； 价 格 低 的 存 储 器 速 度 慢 ， 容 量 大 。 在 计 算 机 存 储 器 体 系 结 构 设 计 时 ， 我 们 希望 存 储 器 系 统 的 性 能 高 、 价 格 低 ， 那 么 在 存 储器 系 统 设 计 时 ， 应 当 在 存 储 器 容 量 ， 速 度 和 价格 方 面 的 因 素 作 折 中 考 虑 ， 建 立 了 分 层 次 的 存储 器 体 系 结 构 如 下 图 所 示 。 4 3.1.2 存 储 器 分 级 结 构2、 分 级 结 构l 高 速 缓 冲 存 储 器 简 称 cache， 它是 计 算 机 系 统 中 的 一 个 高 速 小容 量 半 导 体 存 储 器 。l 主 存 储 器 简 称 主 存 ， 是 计 算 机系 统 的 主 要 存 储 器 ， 用 来 存 放计 算 机 运 行 期 间 的 大 量 程 序 和数 据 。 l 外 存 储 器 简 称 外 存 ， 它 是 大 容量 辅 助 存 储 器 。 5 3.1.2 存 储 器 分 级 结 构l 分 层 存 储 器 系 统 之 间 的 连 接 关 系 6 3.1.3主 存 储 器 的 技 术 指 标l 字 存 储 单 元 ： 存 放 一 个 机 器 字 的 存 储 单 元 ， 相 应 的 单 元地 址 叫 字 地 址 。l 字 节 存 储 单 元 ： 存 放 一 个 字 节 的 单 元 ， 相 应 的 地 址 称 为字 节 地 址 。l 存 储 容 量 ： 指 一 个 存 储 器 中 可 以 容 纳 的 存 储 单 元 总 数 。存 储 容 量 越 大 ， 能 存 储 的 信 息 就 越 多 。 l 存 取 时 间 又 称 存 储 器 访 问 时 间 ： 指 一 次 读 操 作 命 令 发 出到 该 操 作 完 成 ， 将 数 据 读 出 到 数 据 总 线 上 所 经 历 的 时 间 。通 常 取 写 操 作 时 间 等 于 读 操 作 时 间 ， 故 称 为 存 储 器 存 取时 间 。 l 存 储 周 期 ： 指 连 续 启 动 两 次 读 操 作 所 需 间 隔 的 最 小 时 间 。通 常 ， 存 储 周 期 略 大 于 存 取 时 间 ， 其 时 间 单 位 为 ns。l 存 储 器 带 宽 ： 单 位 时 间 里 存 储 器 所 存 取 的 信 息 量 ， 通 常以 位 /秒 或 字 节 /秒 做 度 量 单 位 。 7 3.2 SRAM存 储 器l 主 存 （ 内 部 存 储 器 ） 是 半 导 体 存 储 器 。 根 据 信息 存 储 的 机 理 不 同 可 以 分 为 两 类 ：l 静 态 读 写 存 储 器 (SRAM)： 存 取 速 度 快l 动 态 读 写 存 储 器 (DRAM)： 存 储 容 量 不 如 DRAM大 。 8 3.2 SRAM存 储 器一 、 基 本 的 静 态 存 储 元 阵 列1、 存 储 位 元2、 三 组 信 号 线l 地 址 线l 数 据 线l 行 线 l 列 线l 控 制 线 9 3.2 SRAM存 储 器二 、 基 本 的 SRAM逻辑 结 构l SRAM芯 大 多 采 用双 译 码 方 式 ， 以 便组 织 更 大 的 存 储 容量 。 采 用 了 二 级 译码 ： 将 地 址 分 成 x向 、 y向 两 部 分 如图 所 示 。 10 3.2 SRAM存 储 器l 存 储 体 （ 256 128 8）l 通 常 把 各 个 字 的 同 一 个 字 的 同 一 位 集 成 在 一 个 芯片 （ 32K 1） 中 ， 32K位 排 成 256 128的 矩 阵 。8个 片 子 就 可 以 构 成 32KB。l 地 址 译 码 器l 采 用 双 译 码 的 方 式 （ 减 少 选 择 线 的 数 目 ） 。l A0A7为 行 地 址 译 码 线l A8A14为 列 地 址 译 码 线 11 3.2 SRAM存 储 器l 读 与 写 的 互 锁 逻 辑控 制 信 号 中 CS是 片 选 信 号 ，CS有 效 时 （ 低 电 平 ） ， 门 G1、 G2均 被 打 开 。 OE为 读 出 使 能 信 号 ，OE有 效 时 （ 低 电 平 ） ， 门 G2开 启 ，当 写 命 令 WE=1时 （ 高 电 平 ） ， 门G1关 闭 ， 存 储 器 进 行 读 操 作 。 写 操作 时 ， WE=0， 门 G1开 启 ， 门 G2关 闭 。 注 意 ， 门 G1和 G2是 互 锁 的 ，一 个 开 启 时 另 一 个 必 定 关 闭 ， 这 样保 证 了 读 时 不 写 ， 写 时 不 读 。 12 3.2 SRAM存 储 器三 、 存 储 器 的 读 写 周 期l 读 周 期l 读 出 时 间 Taql 读 周 期 时 间 Trcl 写 周 期l 写 周 期 时 间 Twcl 写 时 间 twdl 存 取 周 期 l 读 周 期 时 间 Trc=写 时 间 twd 13 例 1P70： 图 3.5(a)是 SRA的 写 入 时 序 图 。 其 中 R/W是读 /写 命 令 控 制 线 ， 当 R/W线 为 低 电 平 时 ， 存 储 器 按给 定 地 址 把 数 据 线 上 的 数 据 写 入 存 储 器 。 请 指 出 图3.5(a)写 入 时 序 中 的 错 误 ， 并 画 出 正 确 的 写 入 时 序 图 。 解 ： 点 击 上 图 14 3.3 DRAM存 储 器一 、 DRAM存 储 位 元 的 记 忆 原 理 SRAM存 储 器 的 存 储 位 元 是 一 个 触 发 器 ，它 具 有 两 个 稳 定 的 状 态 。 而 DRAM存 储 器 的 存储 位 元 是 由 一 个 MOS晶 体 管 和 电 容 器 组 成 的记 忆 电 路 ， 如 图 3.6所 示 。 15 3.3 DRAM存 储 器1、 MOS管 做 为开 关 使 用 ， 而 所存 储 的 信 息 1或0则 是 由 电 容 器上 的 电 荷 量 来 体现 当 电 容 器充 满 电 荷 时 ， 代表 存 储 了 1， 当电 容 器 放 电 没 有电 荷 时 ， 代 表 存储 了 0。2、 图 (a)表 示 写 1到 存储 位 元 。 此 时 输 出 缓冲 器 关 闭 、 刷 新 缓 冲器 关 闭 ， 输 入 缓 冲 器打 开 （ R/W为 低 ） ，输 入 数 据 DIN=1送 到存 储 元 位 线 上 ， 而 行选 线 为 高 ， 打 开 MOS管 ， 于 是 位 线 上 的 高电 平 给 电 容 器 充 电 ，表 示 存 储 了 1。 3、 图 (b)表 示 写0到 存 储 位 元 。此 时 输 出 缓 冲 器和 刷 新 缓 冲 器 关闭 ， 输 入 缓 冲 器打 开 ， 输 入 数 据DIN=0送 到 存 储元 位 线 上 ； 行 选线 为 高 ， 打 开MOS管 ， 于 是电 容 上 的 电 荷 通过 MOS管 和 位线 放 电 ， 表 示 存 储 了 0。 4、 图 (c)表 示 从 存储 位 元 读 出 1。 输 入缓 冲 器 和 刷 新 缓 冲器 关 闭 ， 输 出 缓 冲器 /读 放 打 开 （ R/W为 高 ） 。 行 选 线 为高 ， 打 开 MOS管 ，电 容 上 所 存 储 的 1送到 位 线 上 ， 通 过 输出 缓 冲 器 /读 出 放 大器 发 送 到 DOUT,即DOUT =1。 5、 图 (d)表 示 (c)读 出1后 存 储 位 元 重 写 1。由 于 (c)中 读 出 1是 破坏 性 读 出 ， 必 须 恢 复存 储 位 元 中 原 存 的 1。此 时 输 入 缓 冲 器 关 闭 ，刷 新 缓 冲 器 打 开 ， 输出 缓 冲 器 /读 放 打 开 ，DOUT=1经 刷 新 缓 冲器 送 到 位 线 上 ， 再 经MOS管 写 到 电 容 上 。注 意 ， 输 入 缓 冲 器 与输 出 缓 冲 器 总 是 互 锁的 。 这 是 因 为 读 操 作和 写 操 作 是 互 斥 的 ，不 会 同 时 发 生 。 16 3.3 DRAM存 储 器二 、 DRAM芯 片 的 逻 辑 结 构下 面 我 们 通 过 一 个 例 子 来 看 一 下 动 态 存 储 器 的 逻 辑 结 构 如 图 。l 图 3.7(a)示 出 1M 4位 DRAM芯 片 的 管 脚 图 ， 其 中 有 两 个 电源 脚 、 两 个 地 线 脚 ， 为 了 对 称 ， 还 有 一 个 空 脚 （ NC） 。l 图 3.7(b)是 该 芯 片 的 逻 辑 结 构 图 。 与 SRAM不 同 的 是 ：（ 1） 增 加 了 行 地 址 锁 存 器 和 列 地 址 锁 存 器 。 由 于 DRAM存 储 器容 量 很 大 ， 地 址 线 宽 度 相 应 要 增 加 ， 这 势 必 增 加 芯 片 地 址 线的 管 脚 数 目 。 为 避 免 这 种 情 况 ， 采 取 的 办 法 是 分 时 传 送 地 址码 。 若 地 址 总 线 宽 度 为 10位 ， 先 传 送 地 址 码 A0 A9， 由 行选 通 信 号 RAS打 入 到 行 地 址 锁 存 器 ； 然 后 传 送 地 址 码 A10A19， 由 列 选 通 信 号 CRS打 入 到 列 地 址 锁 存 器 。 芯 片 内 部 两部 分 合 起 来 ， 地 址 线 宽 度 达 20位 ， 存 储 容 量 为 1M 4位 。（ 2） 增 加 了 刷 新 计 数 器 和 相 应 的 控 制 电 路 。 DRAM读 出 后 必 须 刷新 ， 而 未 读 写 的 存 储 元 也 要 定 期 刷 新 ， 而 且 要 按 行 刷 新 ， 所 以刷 新 计 数 器 的 长 度 等 于 行 地 址 锁 存 器 。 刷 新 操 作 与 读 /写 操 作 是 交 替 进 行 的 ， 所 以 通 过 2选 1多 路 开 关 来 提 供 刷 新 行 地 址 或 正 常读 /写 的 行 地 址 。 17 3.3 DRAM存 储 器 18 3.3 DRAM存 储 器三 、 读 /写 周 期l 读 周 期 、 写 周 期 的 定 义 是 从 行 选 通 信 号 RAS下降 沿 开 始 ， 到 下 一 个 RAS信 号 的 下 降 沿 为 止 的时 间 ， 也 就 是 连 续 两 个 读 周 期 的 时 间 间 隔 。 通常 为 控 制 方 便 ， 读 周 期 和 写 周 期 时 间 相 等 。 19 3.3 DRAM存 储 器 20 3.3 DRAM存 储 器四 、 刷 新 周 期 l 刷 新 周 期 ： DRAM存 储 位 元 是 基 于 电 容 器 上 的电 荷 量 存 储 ， 这 个 电 荷 量 随 着 时 间 和 温 度 而 减少 ， 因 此 必 须 定 期 地 刷 新 ， 以 保 持 它 们 原 来 记忆 的 正 确 信 息 。 l 刷 新 操 作 有 两 种 刷 新 方 式 ：l 集 中 式 刷 新 :DRAM的 所 有 行 在 每 一 个 刷 新 周期 中 都 被 刷 新 。 l 例 如 刷 新 周 期 为 8ms的 内 存 来 说 ， 所 有 行 的 集 中 式 刷 新 必 须 每 隔 8ms进 行 一 次 。为 此 将 8ms时 间 分 为 两 部 分 ： 前 一 段 时 间 进 行 正 常 的 读 /写 操 作 ， 后 一 段 时 间（ 8ms至 正 常 读 /写 周 期 时 间 ） 做 为 集 中 刷 新 操 作 时 间 。l 分 散 式 刷 新 :每 一 行 的 刷 新 插 入 到 正 常 的 读 /写 周 期 之 中 。l 例 如 p72图 3.7所 示 的 DRAM有 1024行 ， 如 果 刷 新 周 期 为 8ms， 则 每 一 行 必 须 每 隔8ms 1024=7.8us进 行 一 次 。 21 3.3 DRAM存 储 器五 、 存 储 器 容 量 的 扩 充 1、 字 长 位 数 扩 展给 定 的 芯 片 字 长 位 数 较 短 ， 不 满 足 设 计 要 求 的 存储 器 字 长 ， 此 时 需 要 用 多 片 给 定 芯 片 扩 展 字 长 位 数 。三 组 信 号 线 中 ， 地 址 线 和 控 制 线 公 用 而 数 据 线 单 独 分开 连 接 。 d=设 计 要 求 的 存 储 器 容 量 /选 择 芯 片 存 储 器 容 量 例 2 利 用 1M 4位 的 SRAM芯 片 ， 设 计 一 个 存 储 容 量为 1M 8位 的 SRAM存 储 器 。 解 ： 所 需 芯 片 数 量 =(1M 8)/(1M 4)=2片 22 3.3 DRAM存 储 器2、 字 存 储 容 量 扩 展 l 给 定 的 芯 片 存 储 容 量 较 小 （ 字 数 少 ） ， 不 满 足 设 计 要求 的 总 存 储 容 量 ， 此 时 需 要 用 多 片 给 定 芯 片 来 扩 展 字数 。 三 组 信 号 组 中 给 定 芯 片 的 地 址 总 线 和 数 据 总 线 公用 ， 控 制 总 线 中 R/W公 用 ， 使 能 端 EN不 能 公 用 ， 它由 地 址 总 线 的 高 位 段 译 码 来 决 定 片 选 信 号 。 所 需 芯 片数 仍 由 （ d=设 计 要 求 的 存 储 器 容 量 /选 择 芯 片 存 储 器容 量 ） 决 定 。 例 3利 用 1M 8位 的 DRAM芯 片 设 计 2M 8位 的 DRAM存 储器解 ： 所 需 芯 片 数 d=（ 2M 8） /（ 1M 8） =2(片 ) 23 3.3 DRAM存 储 器3、 存 储 器 模 块 条 l 存 储 器 通 常 以 插 槽 用 模 块 条 形 式 供 应 市 场 。 这 种 模 块条 常 称 为 内 存 条 ， 它 们 是 在 一 个 条 状 形 的 小 印 制 电 路板 上 ， 用 一 定 数 量 的 存 储 器 芯 片 ， 组 成 一 个 存 储 容 量固 定 的 存 储 模 块 。 如 图 所 示 。l 内 存 条 有 30脚 、 72脚 、 100脚 、 144脚 、 168脚 等 多 种形 式 。l 30脚 内 存 条 设 计 成 8位 数 据 线 ， 存 储 容 量 从 256KB 32MB。 l 72脚 内 存 条 设 计 成 32位 数 据 总 线l 100脚 以 上 内 存 条 既 用 于 32位 数 据 总 线 又 用 于 64位 数 据 总 线 ，存 储 容 量 从 4MB 512MB。 24 3.3 DRAM存 储 器六 、 高 级 的 DRAM结 构 l FPM DRAM： 快 速 页 模 式 动 态 存 储 器 ， 它 是 根 据 程序 的 局 部 性 原 理 来 实 现 的 。 读 周 期 和 写 周 期 中 ， 为 了寻 找 一 个 确 定 的 存 储 单 元 地 址 ， 首 先 由 低 电 平 的 行 选通 信 号 RAS确 定 行 地 址 ， 然 后 由 低 电 平 的 列 选 信 号CAS确 定 列 地 址 。 下 一 次 寻 找 操 作 ， 也 是 由 RAS选 定行 地 址 ， CAS选 定 列 地 址 ， 依 此 类 推 ， 如 下 图 所 示 。 25 3.3 DRAM存 储 器l CDRAM带 高 速 缓 冲 存 储 器 （ cache） 的 动 态 存 储 器 ，它 是 在 通 常 的 DRAM芯 片 内 又 集 成 了 一 个 小 容 量 的SRAM， 从 而 使 DRAM芯 片 的 性 能 得 到 显 著 改 进 。 如图 所 示 出 1M 4位 CDRAM芯 片 的 结 构 框 图 ， 其 中SRAM为 512 4位 。 26 3.3 DRAM存 储 器l SDRAM同 步 型 动 态 存 储 器 。 计 算 机 系 统 中 的CPU使 用 的 是 系 统 时 钟 ， SDRAM的 操 作 要 求与 系 统 时 钟 相 同 步 ， 在 系 统 时 钟 的 控 制 下 从CPU获 得 地 址 、 数 据 和 控 制 信 息 。 换 句 话 说 ，它 与 CPU的 数 据 交 换 同 步 于 外 部 的 系 统 时 钟 信号 ， 并 且 以 CPU/存 储 器 总 线 的 最 高 速 度 运 行 ，而 不 需 要 插 入 等 待 状 态 。 其 原 理 和 时 序 关 系 见下 一 页 图 和 动 画 。 27 28 3.3 DRAM存 储 器例 4 CDRAM内 存 条 组 成 实 例 。 一 片 CDRAM的 容 量 为 1M 4位 ， 8片 这 样的 芯 片 可 组 成 1M 32位 4MB的 存 储 模 块 ， 其组 成 如 下 图 所 示 。 29 3.3 DRAM存 储 器七 、 DRAM主 存 读 /写 的 正 确 性 校 验 DRAM通 常 用 做 主 存 储 器 ， 其 读 写 操 作 的正 确 性 与 可 靠 性 至 关 重 要 。 为 此 除 了 正 常 的 数据 位 宽 度 ， 还 增 加 了 附 加 位 ， 用 于 读 /写 操 作正 确 性 校 验 。 增 加 的 附 加 位 也 要 同 数 据 位 一 起写 入 DRAM中 保 存 。 其 原 理 如 图 所 示 。 30 3.4 只 读 存 储 器 和 闪 速 存 储 器一 、 只 读 存 储 器 ROM叫 做 只 读 存 储 器 。 顾 名 思 义 ， 只 读 的 意 思是 在 它 工 作 时 只 能 读 出 ， 不 能 写 入 。 然 而 其 中 存 储 的原 始 数 据 ， 必 须 在 它 工 作 以 前 写 入 。 只 读 存 储 器 由 于工 作 可 靠 ， 保 密 性 强 ， 在 计 算 机 系 统 中 得 到 广 泛 的 应用 。 主 要 有 两 类 ：l 掩 模 ROM： 掩 模 ROM实 际 上 是 一 个 存 储 内 容 固 定 的 ROM，由 生 产 厂 家 提 供 产 品 。 l 可 编 程 ROM： 用 户 后 写 入 内 容 ， 有 些 可 以 多 次 写 入 。l 一 次 性 编 程 的 PROMl 多 次 编 程 的 EPROM和 E2PROM。 31 3.4 只 读 存 储 器 和 闪 速 存 储 器1、 掩 模 ROM掩 模 ROM的 阵 列 结 构 和 存 储 元 32 3.4 只 读 存 储 器 和 闪 速 存 储 器2、 掩 模 ROM的 逻 辑 符 号 和 内 部 逻 辑 框 图 33 3.4 只 读 存 储 器 和 闪 速 存 储 器3、 可 编 程 ROM l EPROM叫 做 光 擦 除可 编 程 可 读 存 储 器 。它 的 存 储 内 容 可 以根 据 需 要 写 入 ， 当需 要 更 新 时 将 原 存储 内 容 抹 去 ， 再 写入 新 的 内 容 。 l 现 以 浮 栅 雪 崩 注 入型 MOS管 为 存 储 元的 EPROM为 例 进 行说 明 ， 结 构 如 右 图所 示 。 34 3.4 只 读 存 储 器 和 闪 速 存 储 器l 现 以 浮 栅 雪 崩 注 入 型MOS管 为 存 储 元 的EPROM为 例 进 行 说 明 ，结 构 如 图 (a)所 示 ， 图 (b)是 电 路 符 号 。l 若 在 漏 极 D端 加 上 约 几 十伏 的 脉 冲 电 压 ， 使 得 沟道 中 的 电 场 足 够 强 ， 则会 造 成 雪 崩 ， 产 生 很 多高 能 量 电 子 。 此 时 ， 若在 G2栅 上 加 上 正 电 压 ，形 成 方 向 与 沟 道 垂 直 的电 场 ， 便 可 使 沟 道 中 的电 子 穿 过 氧 化 层 而 注 入到 G1栅 ， 从 而 使 G1栅 积累 负 电 荷 。 l 由 于 G1栅 周 围 都 是 绝 缘的 二 氧 化 硅 层 ， 泄 漏 电流 极 小 ， 所 以 一 旦 电 子注 入 到 G1栅 后 ， 就 能 长期 保 存 。 35 3.4 只 读 存 储 器 和 闪 速 存 储 器l 当 G1栅 有 电 子 积 累 时 ， 该MOS管 的 开 启 电 压 变 得 很 高 ，即 使 G2栅 为 高 电 平 ， 该 管 仍不 能 导 通 ， 相 当 于 存 储 了 “ 0”。反 之 ， G1栅 无 电 子 积 累 时 ，MOS管 的 开 启 电 压 较 低 ， 当G2栅 为 高 电 平 时 ， 该 管 可 以导 通 ， 相 当 于 存 储 了 “ 1”。 图(d)示 出 了 读 出 时 的 电 路 ， 它采 用 二 维 译 码 方 式 ： x地 址 译码 器 的 输 出 xi与 G2栅 极 相 连 ，以 决 定 T2管 是 否 选 中 ； y地 址译 码 器 的 输 出 yi与 T1管 栅 极 相连 ， 控 制 其 数 据 是 否 读 出 。 当片 选 信 号 CS为 高 电 平 即 该 片选 中 时 ， 方 能 读 出 数 据 。 36 3.4 只 读 存 储 器 和 闪 速 存 储 器l 这 种 器 件 的 上 方 有 一个 石 英 窗 口 ， 如 图 (c)所 示 。 当 用 光 子 能 量较 高 的 紫 外 光 照 射 G1浮 栅 时 ， G1中 电 子 获得 足 够 能 量 ， 从 而 穿过 氧 化 层 回 到 衬 底 中 ，如 图 (e)所 示 。 这 样 可使 浮 栅 上 的 电 子 消 失 ，达 到 抹 去 存 储 信 息 的目 的 ， 相 当 于 存 储 器又 存 了 全 “ 1”。 37 3.4 只 读 存 储 器 和 闪 速 存 储 器l 这 种 EPROM出 厂 时为 全 “ 1”状 态 ， 使 用者 可 根 据 需 要 写 “ 0”。写 “ 0”电 路 如 图 (f)所示 ， xi和 yi选 择 线 为 高电 位 ， P端 加 20多 伏的 正 脉 冲 ， 脉 冲 宽 度为 0.1 1ms。EPROM允 许 多 次 重写 。 抹 去 时 ， 用 40W紫 外 灯 ， 相 距 2cm，照 射 几 分 钟 即 可 。 38 3.4 只 读 存 储 器 和 闪 速 存 储 器l E2PROM存 储 元 EEPROM， 叫 做 电 擦 除 可编 程 只 读 存 储 器 。 其 存 储元 是 一 个 具 有 两 个 栅 极 的NMOS管 ， 如 图 (a)和 (b)所示 ， G1是 控 制 栅 ， 它 是 一个 浮 栅 ， 无 引 出 线 ； G2是抹 去 栅 ， 它 有 引 出 线 。 在G1栅 和 漏 极 D之 间 有 一 小面 积 的 氧 化 层 ， 其 厚 度 极薄 ， 可 产 生 隧 道 效 应 。 如图 (c)所 示 ， 当 G2栅 加 20V正 脉 冲 P1时 ， 通 过 隧 道 效应 ， 电 子 由 衬 底 注 入 到 G1浮 栅 ， 相 当 于 存 储 了 “ 1”。利 用 此 方 法 可 将 存 储 器 抹 成 全 “ 1”状 态 。 39 3.4 只 读 存 储 器 和 闪 速 存 储 器l 这 种 存 储 器 在 出 厂 时 ， 存 储 内 容为 全 “ 1”状 态 。 使 用 时 ， 可 根 据要 求 把 某 些 存 储 元 写 “ 0”。 写 “ 0”电 路 如 图 (d)所 示 。 漏 极 D加 20V正 脉 冲 P2,G2栅 接 地 ， 浮 栅 上 电子 通 过 隧 道 返 回 衬 底 ， 相 当 于 写“ 0”。 E2PROM允 许 改 写 上 千 次 ，改 写 （ 先 抹 后 写 ） 大 约 需 20ms，数 据 可 存 储 20年 以 上 。 l E2PROM读 出 时 的 电 路 如 图 (e)所示 ， 这 时 G2栅 加 3V电 压 ， 若 G1栅 有 电 子 积 累 ， T2管 不 能 导 通 ，相 当 于 存 “ 1”； 若 G1栅 无 电 子 积累 ， T2管 导 通 ， 相 当 于 存 “ 0”。 40 3.4 只 读 存 储 器 和 闪 速 存 储 器4、 闪 速 存 储 器FLASH存 储 器 也 翻 译 成 闪 速 存 储 器 ， 它 是高 密 度 非 失 易 失 性 的 读 /写 存 储 器 。 高 密 度 意味 着 它 具 有 巨 大 比 特 数 目 的 存 储 容 量 。 非 易 失性 意 味 着 存 放 的 数 据 在 没 有 电 源 的 情 况 下 可 以长 期 保 存 。 总 之 ， 它 既 有 RAM的 优 点 ， 又 有ROM的 优 点 ， 称 得 上 是 存 储 技 术 划 时 代 的 进展 。 41 3.4 只 读 存 储 器 和 闪 速 存 储 器l FLASH存 储 元 在EPROM存 储 元 基 础 上发 展 起 来 的 ， 由 此 可 以看 出 创 新 与 继 承 的 关 系 。l 如 右 图 所 示 为 闪 速 存 储器 中 的 存 储 元 ， 由 单 个MOS晶 体 管 组 成 ， 除 漏极 D和 源 极 S外 ， 还 有 一个 控 制 栅 和 浮 空 栅 。 42 3.4 只 读 存 储 器 和 闪 速 存 储 器l “0”状 态 ： 当 控 制 栅 加 上 足 够 的正 电 压 时 ， 浮 空 栅 将 储 存 许 多电 子 带 负 电 ， 这 意 味 着 浮 空 栅上 有 很 多 负 电 荷 ， 这 种 情 况 我们 定 义 存 储 元 处 于 0状 态 。l “ 1”状 态 ： 如 果 控 制 栅 不 加 正电 压 ， 浮 空 栅 则 只 有 少 许 电 子或 不 带 电 荷 ， 这 种 情 况 我 们 定义 为 存 储 元 处 于 1状 态 。 l 浮 空 栅 上 的 电 荷 量 决 定 了 读 取操 作 时 ， 加 在 栅 极 上 的 控 制 电压 能 否 开 启 MOS管 ， 并 产 生 从漏 极 D到 源 极 S的 电 流 。 43 3.4 只 读 存 储 器 和 闪 速 存 储 器l 编 程 操 作 ： 实 际 上 是 写 操 作 。 所 有 存 储 元 的 原 始 状 态 均 处 “ 1”状 态 ， 这 是 因 为 擦 除 操 作 时 控 制 栅 不 加 正 电 压 。 编 程 操 作 的 目的 是 为 存 储 元 的 浮 空 栅 补 充 电 子 ， 从 而 使 存 储 元 改 写 成 “ 0”状态 。 如 果 某 存 储 元 仍 保 持 “ 1”状 态 ， 则 控 制 栅 就 不 加 正 电 压 。l 如 图 (a)表 示 编 程 操 作 时 存 储 元 写 0、 写 1的 情 况 。 实 际 上 编 程 时只 写 0， 不 写 1， 因 为 存 储 元 擦 除 后 原 始 状 态 全 为 1。 要 写 0， 就是 要 在 控 制 栅 C上 加 正 电 压 。 一 旦 存 储 元 被 编 程 ， 存 储 的 数 据可 保 持 100年 之 久 而 无 需 外 电 源 。 44 3.4 只 读 存 储 器 和 闪 速 存 储 器l 读 取 操 作 ： 控 制 栅 加 上 正 电 压 。 浮 空 栅 上 的 负 电 荷 量 将 决 定 是 否可 以 开 启 MOS晶 体 管 。 如 果 存 储 元 原 存 1， 可 认 为 浮 空 栅 不 带 负 电 ，控 制 栅 上 的 正 电 压 足 以 开 启 晶 体 管 。 如 果 存 储 元 原 存 0， 可 认 为 浮空 栅 带 负 电 ， 控 制 栅 上 的 正 电 压 不 足 以 克 服 浮 动 栅 上 的 负 电 量 ，晶 体 管 不 能 开 启 导 通 。 l 当 MOS晶 体 管 开 启 导 通 时 ， 电 源 VD提 供 从 漏 极 D到 源 极 S的 电 流 。读 出 电 路 检 测 到 有 电 流 ， 表 示 存 储 元 中 存 1， 若 读 出 电 路 检 测 到 无电 流 ， 表 示 存 储 元 中 存 0， 如 图 (b)所 示 。 45 3.4 只 读 存 储 器 和 闪 速 存 储 器l 擦 除 操 作 ： 所 有 的 存 储 元 中 浮 空 栅 上 的 负 电 荷要 全 部 洩 放 出 去 。 为 此 晶 体 管 源 极 S加 上 正 电压 ， 这 与 编 程 操 作 正 好 相 反 ， 见 图 (c)所 示 。 源极 S上 的 正 电 压 吸 收 浮 空 栅 中 的 电 子 ， 从 而 使全 部 存 储 元 变 成 1状 态 。 46 3.4 只 读 存 储 器 和 闪 速 存 储 器l FLASH存 储 器 的 阵 列 结 构l FLASH存 储 器 的 简 化 阵 列 结 构 如右 图 所 示 。 在 某 一 时 间 只 有 一 条行 选 择 线 被 激 活 。 读 操 作 时 ， 假定 某 个 存 储 元 原 存 1， 那 么 晶 体管 导 通 ， 与 它 所 在 位 线 接 通 ， 有电 流 通 过 位 线 ， 所 经 过 的 负 载 上产 生 一 个 电 压 降 。 这 个 电 压 降 送到 比 较 器 的 一 个 输 入 端 ， 与 另 一端 输 入 的 参 照 电 压 做 比 较 ， 比 较器 输 出 一 个 标 志 为 逻 辑 1的 电 平 。如 果 某 个 存 储 元 原 先 存 0， 那 么晶 体 管 不 导 通 ， 位 线 上 没 有 电 流 ，比 较 器 输 出 端 则 产 生 一 个 标 志 为逻 辑 0的 电 平 。 47 3.5 并 行 存 储 器由 于 CPU和 主 存 储 器 之 间 在 速 度 上 是 不 匹配 的 ， 这 种 情 况 便 成 为 限 制 高 速 计 算 机 设 计 的主 要 问 题 。 为 了 提 高 CPU和 主 存 之 间 的 数 据 传输 率 ， 除 了 主 存 采 用 更 高 速 的 技 术 来 缩 短 读 出时 间 外 ， 还 可 以 采 用 并 行 技 术 的 存 储 器 。 48 3.5 并 行 存 储 器l 解 决 途 径l 多 个 存 储 器 并 行 工 作l 并 行 访 问 和 交 叉 访 问l 设 置 各 种 缓 冲 器l 通 用 寄 存 器l 采 用 分 层 的 存 储 系 统l Cache（ 第 6节 ） l 虚 拟 存 储 系 统 （ 第 9章 ） 49 3.5 并 行 存 储 器一 、 双 端 口 存 储 器 1、 双 端 口 存 储 器 的 逻 辑 结 构 双 端 口 存 储 器 由 于 同 一 个 存 储 器 具 有 两 组 相 互独 立 的 读 写 控 制 电 路 而 得 名 。 由 于 进 行 并 行 的 独 立操 作 ， 因 而 是 一 种 高 速 工 作 的 存 储 器 ， 在 科 研 和 工程 中 非 常 有 用 。 举 例 说 明 ， 双 端 口 存 储 器 IDT7133的 逻 辑 框 图 。 如 下 页 图 。 50 3.5 并 行 存 储 器 51 3.5 并 行 存 储 器2、 无 冲 突 读 写 控 制 当 两 个 端 口 的 地 址 不 相 同 时 ， 在 两 个 端 口 上 进 行 读 写 操作 ， 一 定 不 会 发 生 冲 突 。 当 任 一 端 口 被 选 中 驱 动 时 ， 就 可 对整 个 存 储 器 进 行 存 取 ， 每 一 个 端 口 都 有 自 己 的 片 选 控 制 (CE)和 输 出 驱 动 控 制 (OE)。 读 操 作 时 ， 端 口 的 OE(低 电 平 有 效 )打开 输 出 驱 动 器 ， 由 存 储 矩 阵 读 出 的 数 据 就 出 现 在 I/O线 上 。3、 有 冲 突 读 写 控 制 当 两 个 端 口 同 时 存 取 存 储 器 同 一 存 储 单 元 时 ， 便 发 生 读写 冲 突 。 为 解 决 此 问 题 ， 特 设 置 了 BUSY标 志 。 在 这 种 情 况下 ， 片 上 的 判 断 逻 辑 可 以 决 定 对 哪 个 端 口 优 先 进 行 读 写 操 作 ，而 对 另 一 个 被 延 迟 的 端 口 置 BUSY标 志 (BUSY变 为 低 电 平 )，即 暂 时 关 闭 此 端 口 。 52 3.5 并 行 存 储 器4、 有 冲 突 读 写 控 制 判 断 方 法(1)如 果 地 址 匹 配 且 在 CE之 前 有 效 ， 片 上 的 控 制 逻 辑在 CEL和 CER之 间 进 行 判 断 来 选 择 端 口 (CE判 断 )。(2)如 果 CE在 地 址 匹 配 之 前 变 低 ， 片 上 的 控 制 逻 辑 在左 、 右 地 址 间 进 行 判 断 来 选 择 端 口 (地 址 有 效 判 断 )。 无 论 采 用 哪 种 判 断 方 式 ， 延 迟 端 口 的 BUSY标志 都 将 置 位 而 关 闭 此 端 口 ， 而 当 允 许 存 取 的 端 口 完成 操 作 时 ， 延 迟 端 口 BUSY标 志 才 进 行 复 位 而 打 开此 端 口 。 53 3.5.1双 端 口 存 储 器 54 3.5 并 行 存 储 器二 、 多 模 块 交 叉 存 储 器 ： 一 个 由 若 干 个 模 块 组 成 的 主存 储 器 是 线 性 编 址 的 。 这 些 地 址 在 各 模 块 中 如 何 安 排 ， 有 两 种方 式 ： 一 种 是 顺 序 方 式 ， 一 种 是 交 叉 方 式 55 3.5 并 行 存 储 器l 假 设 有 n个 存 储 体 ， 每 个 存 储 体 的 容 量 为 m个 存 储单 元l 顺 序 方 式 ： n 2log m2log每 个 存 储 体 内的 地 址片 选 ， 存 储 体选 择 56 3.5 并 行 存 储 器1、 顺 序 方 式例 M0 M3共 四 个 模 块 ， 则 每 个 模 块 8个 字顺 序 方 式 ： M0： 07 M1： 8 15 M2： 16 23 M3： 24 31l 5位 地 址 组 织 如 下 ： X X X X Xl 高 位 选 模 块 ， 低 位 选 块 内 地 址l 特 点 ： 某 个 模 块 进 行 存 取 时 ， 其 他 模 块 不 工 作 ， 优 点 是某 一 模 块 出 现 故 障 时 ， 其 他 模 块 可 以 照 常 工 作 ， 通 过 增添 模 块 来 扩 充 存 储 器 容 量 比 较 方 便 。 缺 点 是 各 模 块 串 行工 作 ， 存 储 器 的 带 宽 受 到 了 限 制 。 57 3.5 并 行 存 储 器2、 交 叉 方 式l （ 可 以 实 现 多 模 块 流 水 式 并 行 存 取 ） n2logm2log每 个 存 储 体 内的 地 址 片 选 ， 存 储 体选 择 58 3.5 并 行 存 储 器例 M0 M3共 四 个 模 块 ， 则 每 个 模 块 8个 字l 交 叉 方 式 ：l M0： 0， 4,.除 以 4余 数 为 0l M1： 1， 5,.除 以 4余 数 为 1l M2： 2， 6,.除 以 4余 数 为 2l M3： 3， 7,.除 以 4余 数 为 3l 5位 地 址 组 织 如 下 ： X X X X Xl 高 位 选 块 内 地 址 ， 低 位 选 模 块 l 特 点 ： 连 续 地 址 分 布 在 相 邻 的 不 同 模 块 内 ， 同 一 个 模块 内 的 地 址 都 是 不 连 续 的 。 优 点 是 对 连 续 字 的 成 块 传送 可 实 现 多 模 块 流 水 式 并 行 存 取 ， 大 大 提 高 存 储 器 的带 宽 。 使 用 场 合 为 成 批 数 据 读 取 。 59 3.5 并 行 存 储 器3、 多 模 块 交 叉 存 储 器 的 基 本 结 构 右 图 为 四 模 块 交 叉 存 储 器 结构 框 图 。 主 存 被 分 成 4个 相 互 独立 、 容 量 相 同 的 模 块 M0， M1，M2， M3， 每 个 模 块 都 有 自 己 的读 写 控 制 电 路 、 地 址 寄 存 器 和 数据 寄 存 器 ， 各 自 以 等 同 的 方 式 与CPU传 送 信 息 。 在 理 想 情 况 下 ，如 果 程 序 段 或 数 据 块 都 是 连 续 地在 主 存 中 存 取 ， 那 么 将 大 大 提 高主 存 的 访 问 速 度 。 60 3.5 并 行 存 储 器l 通 常 在 一 个 存 储 器 周 期 内 ， n个 存 储 体 必 须 分 时 启 动 ，则 各 个 存 储 体 的 启 动 间 隔 为 （ n为 交 叉 存 取度 ）l 整 个 存 储 器 的 存 取 速 度 有 望 提 高 n倍 nTt /)1()1( nnxTtxTt xTt 交 叉顺 序 61 例 5 设 存 储 器 容 量 为 32字 ， 字 长 64位 ， 模 块 数 m=4， 分 别 用 顺 序 方 式和 交 叉 方 式 进 行 组 织 。 存 储 周 期 T=200ns， 数 据 总 线 宽 度 为 64位 ， 总线 传 送 周 期 =50ns。 若 连 续 读 出 4个 字 ， 问 顺 序 存 储 器 和 交 叉 存 储 器的 带 宽 各 是 多 少 ?解 ： 顺 序 存 储 器 和 交 叉 存 储 器 连 续 读 出 m=4个 字 的 信 息总 量 都 是 ： q=64b 4=256b 顺 序 存 储 器 和 交 叉 存 储 器 连 续 读 出 4个 字 所 需 的 时 间 分别 是 ： t2=mT=4 200ns=800ns=8 10-7st1=T+(m-1)=200ns+350ns=350ns=35 10 -7s顺 序 存 储 器 和 交 叉 存 储 器 的 带 宽 分 别 是 ：W2=q/t2=256b (8 10-7)s=320Mb/sW1=q/t1=256b (35 10-7)s=730Mb/s 62 二 模 块 交 叉 存 储 器 举 例 63 二 模 块 交 叉 存 储 器 举 例 64 3.5 并 行 存 储 器l 相 联 存 储 器l 原 理 ： 按 内 容 存 取 的 存 储 器 ， 可 以 选 择 记 录 （ 关 键字 ） 的 一 个 字 段 作 为 地 址l 组 成 ： 见 下 一 页 图l 主 要 用 途 ： 在 虚 拟 存 储 器 中 存 放 段 表 、 页 表 和 快 表 ，也 可 以 作 Cache的 行 地 址 65 3.5 并 行 存 储 器 66 3.6 Cache存 储 器1、 基 本 原 理（ 1） 功 能 ： 解 决 CPU和 主 存 之 间 的 速 度 不 匹 配问 题l 一 般 采 用 高 速 的 SRAM构 成 。l CPU和 主 存 之 间 的 速 度 差 别 很 大 采 用 两 级 或 多 级Cache系 统l 早 期 的 一 级 Cache在 CPU内 ， 二 级 在 主 板 上 l 现 在 的 CPU内 带 L1 Cahe和 L2 Cahel 全 由 硬 件 调 度 ， 对 用 户 透 明 67 3.6 Cache存 储 器 68 3.6 Cache存 储 器（ 2） cache基 本 原 理l 地 址 映 射 ；l 替 换 策 略 ；l 写 一 致 性 ；l 性 能 评 价 。 69 3.6 Cache存 储 器cache基 本 原 理 小 结 ：l cache是 介 于 CPU和 主 存 M2之 间 的 小 容 量 存 储 器 ， 但 存 取 速 度 比主 存 快 。 主 存 容 量 配 置 几 百 MB的 情 况 下 ， cache的 典 型 值 是 几 百KB。 cache能 高 速 地 向 CPU提 供 指 令 和 数 据 ， 从 而 加 快 了 程 序 的执 行 速 度 。 从 功 能 上 看 ， 它 是 主 存 的 缓 冲 存 储 器 ， 由 高 速 的 SRAM组 成 。 为 追 求 高 速 ， 包 括 管 理 在 内 的 全 部 功 能 由 硬 件 实 现 ， 因 而对 程 序 员 是 透 明 的 。l Cache的 设 计 依 据 :CPU这 次 访 问 过 的 数 据 ， 下 次 有 很 大 的 可 能 也是 访 问 附 近 的 数 据 。l CPU与 Cache之 间 的 数 据 传 送 是 以 字 为 单 位 l 主 存 与 Cache之 间 的 数 据 传 送 是 以 块 为 单 位l CPU读 主 存 时 ， 便 把 地 址 同 时 送 给 Cache和 主 存 ， Cache控 制 逻 辑依 据 地 址 判 断 此 字 是 否 在 Cache中 ， 若 在 此 字 立 即 传 送 给 CPU ，否 则 ， 则 用 主 存 读 周 期 把 此 字 从 主 存 读 出 送 到 CPU， 与 此 同 时 ，把 含 有 这 个 字 的 整 个 数 据 块 从 主 存 读 出 送 到 cache中 。 70 3.6 Cache存 储 器（ 3） Cache的 命 中 率 从 CPU来 看 ， 增 加 一 个 cache的 目 的 ，就 是 在 性 能 上 使 主 存 的 平 均 读 出 时 间 尽 可 能接 近 cache的 读 出 时 间 。 为 了 达 到 这 个 目 的 ，在 所 有 的 存 储 器 访 问 中 由 cache满 足 CPU需 要的 部 分 应 占 很 高 的 比 例 ， 即 cache的 命 中 率 应接 近 于 1。 由 于 程 序 访 问 的 局 部 性 ， 实 现 这 个目 标 是 可 能 的 。 71 3.6 Cache存 储 器l 在 一 个 程 序 执 行 期 间 ， 设 Nc表 示 cache完 成 存 取 的 总 次 数 ， Nm表示 主 存 完 成 存 取 的 总 次 数 ， h定 义 为 命 中 率 ， 则 有 h=Nc/（ Nc+Nm)l 若 tc表 示 命 中 时 的 cache访 问 时 间 ， tm表 示 未 命 中 时 的 主 存 访 问 时间 ， 1-h表 示 未 命 中 率 ， 则 cache /主 存 系 统 的 平 均 访 问 时 间 ta为 ：ta=h*tc+（ 1-h)tml 我 们 追 求 的 目 标 是 ， 以 较 小 的 硬 件 代 价 使 cache/主 存 系 统 的 平 均访 问 时 间 ta越 接 近 tc越 好 。l 设 r=tm/tc表 示 主 存 慢 于 cache的 倍 率 ， e表 示 访 问 效 率 ， 则 有e=tc/ta=tc/（ h*tc+（ 1-h） *tm =1/（ h+（ 1-h） *r=1/（ r+（ 1-r)*h l 由 表 达 式 看 出 ， 为 提 高 访 问 效 率 ， 命 中 率 h越 接 近 1越 好 ， r值 以510为 宜 ， 不 宜 太 大 。 l 命 中 率 h与 程 序 的 行 为 、 cache的 容 量 、 组 织 方 式 、 块 的 大 小 有 关 。 72 例 6CPU执 行 一 段 程 序 时 ， cache完 成 存 取 的 次 数 为 1900次 ， 主 存 完 成 存 取 的 次 数 为 100次 ， 已 知 cache存 取 周 期为 50ns， 主 存 存 取 周 期 为 250ns， 求 cache/主 存 系 统 的效 率 和 平 均 访 问 时 间 。 l 公 式 cmca mca me ettr hrrtte thhtt NN Nh / )1(1)1( 命 中 率 Cache/主 存 系 统 的平 均 访 问 时 间访 问 效 率Cache与 内 存 的 速度 比 73 例 6解 ：l h=Nc/（ Nc+Nm） =1900/(1900+100)=0.95l r=tm/tc=250ns/50ns=5l e=1/(r+(1-r)h)=1/(5+(1-5) 0.95=83.3% l ta=tc/e=50ns/0.833=60ns 74 3.6.2主 存 与 Cache的 地 址 映 射l 无 论 选 择 那 种 映 射 方 式 ， 都 要 把 主 存 和 cache划 分 为 同 样 大 小 的 “ 块 ” 。l 选 择 哪 种 映 射 方 式 ， 要 考 虑 ：l 硬 件 是 否 容 易 实 现l 地 址 变 换 的 速 度 是 否 快l 主 存 空 间 的 利 用 率 是 否 高l 主 存 装 入 一 块 时 ， 发 生 冲 突 的 概 率l 以 下 我 们 介 绍 三 种 映 射 方 法 75 一 、 全 相 联 的 映 射 方 式l 映 射 方 法 （ 多 对 多 ）l 主 存 内 容 可 以 拷 贝 到 任 意 行l 地 址 变 换l 标 记 实 际 上 构 成 了 一 个 目 录 表 。 76 一 、全 相联 的映 射方 式 77 一 、 全 相 联 的 映 射 方 式1、 将 地 址 分 为 两 部 分 （ 块 号 和 字 ） ， 在 内 存 块写 入 Cache时 ， 同 时 写 入 块 号 标 记 ；2、 CPU给 出 访 问 地 址 后 ， 也 将 地 址 分 为 两 部 分（ 块 号 和 字 ） ， 比 较 电 路 块 号 与 Cache 表 中的 标 记 进 行 比 较 ， 相 同 表 示 命 中 ， 访 问 相 应 单元 ； 如 果 没 有 命 中 访 问 内 存 ， CPU 直 接 访 问内 存 ， 并 将 被 访 问 内 存 的 相 对 应 块 写 入 Cache。 78 一 、 全 相 联 的 映 射 方 式3、 特 点 ：l 优 点 ： 冲 突 概 率 小 ， Cache的 利 用 高 。l 缺 点 ： 比 较 器 难 实 现 ， 需 要 一 个 访 问 速 度 很 快 代 价高 的 相 联 存 储 器4、 应 用 场 合 ：l 适 用 于 小 容 量 的 Cache 79 二 、 直 接 映 射 方 式1、 映 射 方 法 （ 一 对 多 ） 如 ：li= j mod ml主 存 第 j块 内 容 拷 贝 到 Cache的 i行l一 般 I和 m都 是 2N级 例 cache容 量 16字 ， 主 存 容 量 256字 ， 则 地 址2， 18， 34.242等 都 存 放 在 cache的 地 址 2内 ， 如 果 第 一 次 2在 cache中 ， 下 次 访 问 34内容 ， 则 不 管 cache其 他 位 置 的 内 容 访 问 情 况 ，都 会 引 起 2块 内 容 的 替 换 80 二 、 直 接 映射 方 式2、 基 本 原 理l 利 用 行 号 选 择相 应 行 ；l 把 行 标 记 与CPU访 问 地 址进 行 比 较 ， 相同 表 示 命 中 ，访 问 Cache；l 如 果 没 有 命 中 ，访 问 内 存 ，并 将 相 应 块 写入 Cache 81 二 、 直 接 映