数字电路基础(全部)

数字电路基础 学习要点： 二进制、二进制与十进制的相互转换 逻辑代数的公式与定理、逻辑函数化简 基本逻辑门电路的逻辑功能 第 1章 数字电子技术基础 1.1 数字电子技术基础 1.2 数制与编码 1.3 逻辑代数基础 1.4 逻辑函数的化简 1.5 逻辑函数的表示方法及其相互转换 1.6 门电路 退出 1.1 数字电路概述 1.1.1 数字信号与数字电路 1.1.2 数字电路的特点与分类 退出 1.1.1 数字信号与数字电路 模拟信号：在时间上和 数值上连续的信号。 数字信号：在时间上和 数值上不连续的（即离 散的）信号。 u u 模拟信号波形 数字信号波形 t t 对模拟信号进行传输、 处理的电子线路称为 模拟电路。 对数字信号进行传输、 处理的电子线路称为 数字电路。 1.1.2 数字电路的的特点与分类 （ 1）工作信号是二进制的数字信号，在时间上和 数值上是离散的（不连续），反映在电路上就是 低电平和高电平两种状态（即 0和 1两个逻辑值）。 （ 2）在数字电路中，研究的主要问题是电路的逻 辑功能，即输入信号的状态和输出信号的状态之 间的关系。 （ 3）对组成数字电路的元器件的精度要求不高， 只要在工作时能够可靠地区分 0和 1两种状态即可。 1、数字电路的特点 2、数字电路的分类 （ 2）按所用器件制作工艺的不同：数字电路可分为双极型 （ TTL型）和单极型（ MOS型）两类。 （ 3）按照电路的结构和工作原理的不同：数字电路可分为组 合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功 能，其输出信号只与当时的输入信号有关，而与电路以前的 状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和 当时的输入信号有关，而且与电路以前的状态有关。 （ 1）按集成度分类：数字电路可分为小规模（ SSI，每 片数十器件）、中规模（ MSI，每片数百器件）、大规模 （ LSI，每片数千器件）和超大规模（ VLSI，每片器件数 目大于 1万）数字集成电路。集成电路从应用的角度又可 分为通用型和专用型两大类型。 本节小结 数字信号的数值相对于时间的变 化过程是跳变的、间断性的。对数 字信号进行传输、处理的电子线路 称为数字电路。模拟信号通过模数 转换后变成数字信号，即可用数字 电路进行传输、处理。 1. 2 数制与编码 1.2.1 数制 1.2.2 数制转换 1.2.3 编码 退出 （ 1）进位制：表示数时，仅用一位数码往往不够用，必 须用进位计数的方法组成多位数码。多位数码每一位的 构成以及从低位到高位的进位规则称为进位计数制，简 称进位制。 1.2.1 数制 （ 2）基 数：进位制的基数，就是在该进位制中可能用到 的数码个数。 （ 3） 位 权（位的权数）：在某一进位制的数中，每一位 的大小都对应着该位上的数码乘上一个固定的数，这个固 定的数就是这一位的权数。权数是一个幂。 数码为： 0 9；基数是 10。 运算规律：逢十进一，即： 9 1 10。 十进制数的权展开式： 1、十进制 103、 102、 101、 100称 为十进制的权。各数 位的权是 10的幂。 同样的数码在不同的数 位上代表的数值不同。 任意一个十进制数都 可以表示为各个数位 上的数码与其对应的 权的乘积之和，称权 展开式。 即： (5555)10 5 103 5 102 5 101 5 100 又如： (209.04)10 2 102 0 101 9 100 0 10 1 4 10 2 2、二进制 数码为： 0、 1；基数是 2。 运算规律：逢二进一，即： 1 1 10。 二进制数的权展开式： 如： (101.01)2 1 22 0 21 1 20 0 2 1 1 2 2 (5.25)10 加法规则： 0+0=0， 0+1=1， 1+0=1， 1+1=10 乘法规则： 0.0=0， 0.1=0 ， 1.0=0， 1.1=1 运算 规则 各数位的权是的幂 二进制数只有 0和 1两个数码，它的每一位都可以用电子元 件来实现，且运算规则简单，相应的运算电路也容易实现。 数码为： 0 7；基数是 8。 运算规律：逢八进一，即： 7 1 10。 八进制数的权展开式： 如： (207.04)10 2 82 0 81 7 80 0 8 1 4 8 2 (135.0625)10 3、八进制 4、十六进制 数码为： 0 9、 A F；基数是 16。 运算规律：逢十六进一，即： F 1 10。 十六进制数的权展开式： 如： (D8.A)2 13 161 8 160 10 16 1 (216.625)10 各数位的权是 8的幂 各数位的权是 16的幂 结论 一般地， N进制需要用到 N个数码，基数是 N；运算 规律为逢 N进一。 如果一个 N进制数 M包含位整数和位小数，即 (an-1 an-2 a 1 a0 a 1 a 2 a m)2 则该数的权展开式为： (M)2 an-1 Nn-1 an-2 Nn-2 a1 N1 a0 N0 a 1 N-1 a 2 N-2 a m N-m 由权展开式很容易将一个 N进制数转换为十进制数。 几种进制数之间的对应关系 十进制数 二进制数 八进制数 十六进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 0 1 2 3 4 5 6 7 8 9 A B C D E F 1.2.2 数制转换 （ 1）二进制数转换为八进制数： 将二进制数由小数点开始， 整数部分向左，小数部分向右，每 3位分成一组，不够 3位补 零，则每组二进制数便是一位八进制数。 将 N进制数按权展开，即可以转换为十进制数。 1、二进制数与八进制数的相互转换 1 1 0 1 0 1 0 . 0 1 0 0 0 (152.2)8 （ 2）八进制数转换为二进制数：将每位八进制数用 3位二进 制数表示 。 = 011 111 100 . 010 110 (374.26)8 2、二进制数与十六进制数的相互转换 1 1 1 0 1 0 1 0 0 . 0 1 1 0 0 0 0 (1E8.6)16 = 1010 1111 0100 . 0111 0110 (AF4.76)16 二进制数与十六进制数的相互转换，按照每 4位二进制数 对应于一位十六进制数进行转换。 3、十进制数转换为二进制数 采用的方法 基数连除、连乘法 原理 ：将整数部分和小数部分分别进行转换。 整数部分采用基数连除法，小数部分 采用基数连乘法。转换后再合并。 2 44 余数 低位 2 22 0= K 0 2 11 0= K 1 2 5 1= K 2 2 2 1= K 3 2 1 0= K 4 0 1= K 5 高位 0. 375 2 整数 高位 0. 750 0 = K 1 0. 750 2 1. 500 1 = K 2 0. 500 2 1. 000 1 = K 3 低位 整数部分采用基数连除法， 先得到的余数为低位，后 得到的余数为高位。 小数部分采用基数连乘法， 先得到的整数为高位，后 得到的整数为低位。 所以： (44.375)10 (101100.011)2 采用基数连除、连乘法，可将十进制数转换为任意的 N进制数。 用一定位数的二进制数来表示十进制数码、字母、符 号等信息称为编码。 用以表示十进制数码、字母、符号等信息的一定位数的 二进制数称为代码。 1.2.3 编码 数字系统只能识别 0和 1，怎样才能表示更多的数码、符 号、字母呢？用编码可以解决此问题。 二 -十进制代码：用 4位二进制数 b3b2b1b0来表示十进 制数中的 0 9 十个数码。简称 BCD码。 2421码的权值依次为 2、 4、 2、 1；余 3码由 8421码加 0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。 用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为 8、 4、 2、 1，故称 8421 BCD码。 常用 B C D 码 十进制数 8421 码 余 3 码 格雷码 2421 码 5421 码 0 1 2 3 4 5 6 7 8 9 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 权 8421 2421 5421 本节小结 日常生活中使用十进制，但在计算机中基 本上使用二进制，有时也使用八进制或十六进 制。利用权展开式可将任意进制数转换为十进 制数。将十进制数转换为其它进制数时，整数 部分采用基数除法，小数部分采用基数乘法。 利用 1位八进制数由 3位二进制数构成， 1位十六 进制数由 4位二进制数构成，可以实现二进制数 与八进制数以及二进制数与十六进制数之间的 相互转换。 二进制代码不仅可以表示数值 ， 而且可以 表示符号及文字 ， 使信息交换灵活方便 。 BCD 码是用 4位二进制代码代表 1位十进制数的编码 ， 有多种 BCD码形式 ， 最常用的是 8421 BCD码 。 1.3 逻辑代数基础 1.3.1 逻辑代数的基本概念 1.3.2 逻辑代数的公式、定理和规则 1.3.3 逻辑函数的表达式 退出 事物往往存在两种对立的状态，在逻辑代数中可以抽 象地表示为 0 和 1 ，称为逻辑 0状态和逻辑 1状态。 逻辑代数是按一定的逻辑关系进行运算的代数，是分 析和设计数字电路的数学工具。在逻辑代数，只有 和 两种逻辑值，有 与、或、非 三种基本逻辑运算，还有 与或、 与非、与或非、异或 几种导出逻辑运算。 逻辑代数中的变量称为逻辑变量，用大写字母表示。 逻辑变量的取值只有两种，即逻辑 0和逻辑 1， 0 和 1 称为 逻辑常量，并不表示数量的大小，而是表示两种对立的逻 辑状态。 逻辑是指事物的因果关系，或者说条件和结果的关系， 这些因果关系可以用逻辑运算来表示，也就是用逻辑代数 来描述。 1.3.1 基本逻辑运算 1、与逻辑（与运算） 与逻辑的定义：仅当决定事件（ Y）发生的所有条件 （ A， B， C， ）均满足时，事件（ Y）才能发生。表达 式为： 开关 A， B串联控制灯泡 Y 电路图 L = A B E A B Y E A B YE A B Y E A B YE A B Y 两个开关必须同时接通， 灯才亮。逻辑表达式为： A、 B都断开，灯不亮。 A断开、 B接通，灯不亮。 A接通、 B断开，灯不亮。 A、 B都接通，灯亮。 这种把所有可能的条件组合及其对应 结果一一列出来的表格叫做 真值表 。 将开关接通记作 1，断开记作 0； 灯亮记作 1，灯灭记作 0。可以作 出如下表格来描述与逻辑关系： A B Y 0 0 0 1 1 0 1 1 0 0 0 1 开关 A 开关 B 灯 Y 断开 断开 断开 闭合 闭合 断开 闭合 闭合 灭 灭 灭 亮 功能表 实现与逻辑的电路 称为与门。与门的 逻辑符号： YA B ,( ,2,1 ),;,( ,2,1 ),;,( 2121 1 2121 2121 输出方程 状态方程 激励方程 3、时序电路的分类 （ 1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有 一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改 变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没 有统一的时钟脉冲来控制电路状态的变化，电路状态改变时， 电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （ 2） 根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路 当前的输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前 的输入无关；或者根本就不存在独立设臵的输出，而以电路 的状态直接作为输出。 电路图 时钟方程、 驱动方程和 输出方程 状态方程 状态图、 状态表或 时序图 判断电路 逻辑功能 1 2 3 5 3.2.2 时序逻辑电路的分析方法 时序电路的分析步骤： 计算 4 Y Q 1 Q 1 Q 2 Q 2 1J C 1 1K 1J C 1 1K 1J C 1 1K & Q 0 Q 0 FF 0 F F 1 F F 2 CP CPCPCPCP 012 例 nn QQY 21 nn nn nn QKQJ QKQJ QKQJ 2020 0101 1212 时钟方程： 输出方程： 输出仅与电路现态有关，为穆尔型时序电路。 同步时序电路的时 钟方程可省去不写。 驱动方程： 1 写 方 程 式 2 求状态方程 JK触发器的特性方程： nnn QKQJQ 1 将各触发器的驱动方程代入 ， 即得电路的状态方程： nnnnnnnn nnnnnnnn nnnnnnnn QQQQQQKQJQ QQQQQQKQJQ QQQQQQKQJQ 202020000 1 0 010101111 1 1 121212222 1 2 现 态 次 态 输 出 nnn QQQ 012 1 0 1 1 1 2 nnn QQQ Y 3 计算、列状态表 nn nn nn nn QQY QQ QQ QQ 21 2 1 0 0 1 1 1 1 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1 0 0 000 10 0 0 1 0 1 1 1 2 Y Q Q Q n n n 1 1 11 01 1 0 1 1 1 2 Y n n n 4 画状态图、时序图 000 001 011 /1 /0 100 110 111 / 0 / 0 / 0 / 0 (a ) 有效循环 01 0 10 1 (b ) 无效循环 /0 /1 排列顺序： / Y nnn QQQ 012 状态图 CP Q 0 Q 1 Q 2 Y 5 电 路 功 能 时 序 图 有效循环的 6个状态分别是 0 5这 6个十进制数字的格 雷码 ， 并且在时钟脉冲 CP的作用下 ， 这 6个状态是按 递增规律变化的 ， 即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器 。 当对第 6个脉冲计数时 ， 计数器又重新从 000开始计数 ， 并产生输出 Y 1。 Q 0 Q 0 FF 0 F F 1 CP Y Q 1 Q 1 1T C 1 1T C 1 & =1 X “ 1 ”例 输出方程： 输出与输入有关，为米利型时序电路。 同步时序电路，时钟方程省去。 驱动方程： 1 写 方 程 式 nn QXQXY 11 10 01 T QXT n nnnn nnnn QQQTQ QQXQTQ 00000 1011 1 1 1 2 求状态方程 T触发器的特性方程： 将各触发器的驱动方程代入 ， 即得电路的状态方程： nn QTQ 1 3 计算、列状态表 输入 现 态 次 态 输出 X nn QQ 01 1 0 1 1 nn QQ Y 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 1 1 0 0 1 1 n nn nnn QXY QQ QQXQ 1 00 10 1 1 100 10 0000 0 1 1 Y Q Q n n 100 01 11 0 Y n 11 10 01 01 01 01 01 111 01 1111 0 1 1 Y Q n n 4 00 01 11 10 0/ 1 1/ 0 1/ 1 0/ 1 0/ 1 0/ 0 1/ 1 0/ 1 CP X Q 0 Q 1 Y (a ) 状态图 (b ) 时序图 5 电 路 功 能 由状态图可以看出 ， 当输入 X 0时 ， 在时钟脉冲 CP 的作用下 ， 电路的 4个状态按递增规律循环变化 ， 即： 0001101100 当 X 1时 ， 在时钟脉冲 CP的作用下 ， 电路的 4个状态 按递减规律循环变化 ， 即： 0011100100 可见 ， 该电路既具有递增计数功能 ， 又具有递减计数 功能 ， 是一个 2位二进制同步可逆计数器 。 画 状 态 图 时 序 图 CP Q 2 Q 2 1D C 1 1D C 1 Q 1 Q 1 FF 0 F F 1 F F 2 1D C 1 Q 0 Q 0 例 电路没有单独的输出，为穆尔型时序电路。 异步时序电路，时钟方程： 驱动方程： 1 写 方 程 式 CPCPQCPQCP 00112 ， nnn QDQDQD 001122 ， 上升沿时刻有效 上升沿时刻有效 上升沿时刻有效 CP Q Q 00 1 0 011 1 1 122 1 2 nn nn nn QDQ QDQ QDQ DQ n 1 2 求状态方程 D触发器的特性方程： 将各触发器的驱动方程代入 ， 即得电路的状态方程： 3 计算、列状态表 现 态 次 态 注 nnn QQQ 012 1 0 1 1 1 2 nnn QQQ 时钟条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 CP 0 CP 1 CP 2 CP 0 CP 0 CP 1 CP 0 CP 0 CP 1 CP 2 CP 0 CP 0 CP 1 CP 0 CP Q Q 0 1 0 01 1 1 12 1 2 nn nn nn QQ QQ QQ CP,10 Q,10 Q ,10 1 0 0 1 1 1 1 2 n n n Q Q Q CP,01 不变 不变 CP,10 Q,01 1 0 0 1 1 1 2 n n n 不变 1 不变 不变 Q ,01 1 ,1 不变 不变 , , 0 不变 不变 不变 0 0 0 001 010 011 111 110 101 100 (a ) 状态图 (b ) 时序图 CP Q 0 Q 1 Q 2 排列顺序： nnn QQQ 012 4 5 电路功能 由状态图可以看出 ， 在时钟脉冲 CP的作用下 ， 电路的 8个状 态按递减规律循环变化 ， 即： 000111110101100011010001000 电路具有递减计数功能 ， 是一个 3位二进制异步减法计数器 。 画状态图、时序图 设计 要求 原始状 态图 最简状 态图 画电 路图 检查电 路能否 自启动 1 2 4 6 3.2.3 时序逻辑电路的设计方法 时序电路的设计步骤： 选触发器，求时 钟、输出、状态、 驱动方程 5 状态 分配 3 化简 例 1 建立原始状态图 设计一个按自然态序变化的 7进制同步加法计数器，计数 规则为逢七进益，产生一个进位输出。 000 001 010 011 /0 110 101 100 / 0 / 0 / 0 / 0 / 0 排列顺序： / Y nnn QQQ 012 /1 状态化简 2 状态分配 3 已经最简。 已是二进制状态。 4 选触发器，求时钟、输出、状态、驱动方程 因需用 3位二进制代码，选用 3个 CP下降沿触发的 JK触发器， 分别用 FF0、 FF1、 FF2表示。 由于要求采用同步方案，故时钟方程为： CPCPCPCP 210 输出方程： nn QQY 21 Y 的卡诺图 00 01 11 10 0 0 0 1 0 1 0 0 0 nn QQ 12 n Q 0 (a ) 1 0 n Q 的卡诺图 00 01 11 10 0 1 1 0 1 1 0 0 0 nn QQ 12 n Q 0 (b) 1 1 n Q 的卡诺图 00 01 11 10 0 0 1 0 0 1 1 0 1 nn QQ 12 n Q 0 (c ) 1 2 n Q 的卡诺图 00 01 11 10 0 0 0 0 1 1 0 1 1 nn QQ 12 n Q 0 nnnnnn nnnnnn nnnn nnnnn QQQQQQ QQQQQQ QQQQ QQQQQ 21201 1 2 10210 1 1 0012 0102 1 0 1 状 态 方 程 不化简，以便使之与 JK触发器的特性方程的形式一致。 nn QQJ 120 、 1 0 K n QJ 01 、 nn QQK 021 nn QQJ 012 、 n QK 12 Y FF 0 F F 1 F F 2 CP Q 1 Q 1 Q 2 Q 2 1J C 1 1K 1J C 1 1K 1J C 1 1K & Q 0 Q 0 & 1 & & 比较 ， 得驱动方程： nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 21201 1 2 10210 1 1 0012 1 0 1 电 路 图 5 nnn QKQJQ 1 检查电路能否自启动 6 0 0 01 21201 1 2 10210 1 1 0012 1 0 nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 将无效状态 111代入状态方程计算： 可见 111的次态为有效状态 000， 电路能够自启动。 设计一个串行数据检测电路 ， 当连续输入 3个或 3个以 上 1时 ， 电路的输出为 1， 其它情况下输出为 0。 例如： 输入 X 101100111011110 输入 Y 000000001000110 例 1 建立原始状态图 S0 S1 S2 S3 设电路开始处于初始状态为 S0。 第一次输入 1时，由状态 S0转入 状态 S1，并输出 0； 1/0 X/Y 若继续输入 1，由状态 S1转入状 态 S2，并输出 0； 1/0 如果仍接着输入 1，由状态 S2转 入状态 S3，并输出 1； 1/1 此后若继续输入 1，电路仍停 留在状态 S3，并输出 1。 1/1 电路无论处在什么状态， 只要输入 0，都应回到初 始状态，并输出 0，以便 重新计数。 0/0 0/0 0/0 0/0 0/ 0 1/ 0 1/ 0 1 /0 1/ 0 0/ 0 (c ) 二进制状态图 1 0 0/ 0 1/ 1 00 01 0/ 0 1/ 0 1/ 0 1 /0 1/ 0 0/ 0 (b) 简化状态图 S 2 0/ 0 1/ 1 S 0 S 1 原始状态图中 ， 凡是在输入相同时 ， 输出相同 、 要转换到的次态也 相同的状态 ， 称为等价状态 。 状态化简就是将多个等价状态合并成 一个状态 ， 把多余的状态都去掉 ， 从而得到最简的状态图 。 状态化简 2 状态分配 3 1/ 0 0/ 0 1/ 1 0/ 0 0 /0 1/ 0 1/ 1 (a ) 原始状态图 S 3 S 2 0/ 0 S 0 S 1 所得原始状态图中，状态 S2和 S3等价。因为它们在输入为 1时输出都 为 1，且都转换到次态 S3；在输入为 0时输出都为 0，且都转换到次态 S0。所以它们可以合并为一个状态，合并后的状态用 S2表示。 S0=00 S1=01 S2=10 4 选触发器，求时钟、输出、状态、驱动方程 选用 2个 CP下降沿触发的 JK触发器 ， 分别用 FF0、 FF1表示 。 采用 同步方案 ， 即取： 输 出 方 程 nXQY 1 状 态 方 程 (a ) 1 0 n Q 的卡诺图 X 00 01 11 10 0 0 0 0 1 1 0 0 nn QQ 01 nnn QQXQ 0110 nnnn XQQXQQ 11011 (b) 1 1 n Q 的卡诺图 X 00 01 11 10 0 0 0 0 1 0 1 1 nn QQ 01 Y 的卡诺图 X 00 01 11 10 0 0 0 0 1 0 0 1 nn QQ 01 nnnn nnnn XQQXQQ QQQXQ 110 1 1 001 1 0 0 nnn QKQJQ 1 比较 ， 得驱动方程： 电 路 图 5 XKXQJ KQXJ n n 101 010 1 Y FF 0 F F 1 1 X Q 1 Q 1 1 J C 1 1K 1 J C 1 1K & Q 0 Q 0 CP & 1 & 检查电路能否自启动 6 00 11 01 0 / 0 1 / 1 将无效状态 11代入输出 方程和状态方程计算： 电路能够 自启动。 例 设计一个异步时序电路，要求如 右图所示状态图。 00 0 001 010 10 1 100 011 / 0 / 0 / 0 / 0 / 1 / 0 排列顺序： / Y nnn QQQ 012 4 选触发器，求时钟、输出、状态、驱动方程 选用 3个 CP上升沿触发的 D触发器，分别用 FF0、 FF1、 FF2表示。 输 出 方 程 00 01 11 10 0 0 0 0 1 0 0 1 nn QQ 12 n Q 0 Y 的卡诺图 nn QQY 02 次 态 卡 诺 图 00 01 11 10 0 0 0 1 0 11 101 1 010 100 000 n Q 0 nn QQ 12 次态卡诺图 CP Q 0 Q 1 Q 2 t 1 t 2 t 3 t 4 t 5 t 6 时钟方程： CPCP 0 01 QCP 02 QCP FF0每输入一个 CP翻转一次，只能选 CP。 选择时钟脉冲的一个基本原则：在满足翻 转要求的条件下，触 发沿越少越好。 FF1在 t2、 t4时刻翻转，可选 Q0。 FF2在 t4、 t6时刻翻转，可选 Q0。 CP Q 0 Q 1 Q 2 t 1 t 2 t 3 t 4 t 5 t 6 (a ) 1 0 n Q 的卡诺图 00 01 11 10 0 1 1 1 1 0 0 0 nn QQ 12 n Q 0 nn QQ 010 nnn QQQ 1211 nn QQ 112 00 01 11 10 1 0 0 nn 1 ( b ) 1 1 n Q 的卡诺图( c ) 1 2 n Q 的卡诺图 00 01 11 10 1 00 01 11 10 0 0 0 1 0 11 101 1 010 100 000 n Q 0 nn QQ 12 次态卡诺图 n nn n QD QQD QD 12 121 00 Q 2 Q 2 Y Q 0 Q 0 FF 0 F F 1 F F 2 Q 1 Q 1 1D C 1 & CP 1 D C 1 &1D C 1电 路 图 5 检查电路能否自启动 6 将无效状态 110、 111 代入输出方程和状态 方程计算： 电路能够 自启动。 特性方程： 110 111 100 / 0 / 1 本节小结： 时序电路的特点是：在任何时刻的输出不仅和 输入有关 ， 而且还决定于电路原来的状态 。 为了记忆 电路的状态 ， 时序电路必须包含有存储电路 。 存储电 路通常以触发器为基本单元电路构成 。 时序电路可分为同步时序电路和异步时序电路 两类 。 它们的主要区别是 ， 前者的所有触发器受同一 时钟脉冲控制 ， 而后者的各触发器则受不同的脉冲源 控制 。 时序电路的逻辑功能可用逻辑图 、 状态方程 、 状态表 、 卡诺图 、 状态图和时序图等 6种方法来描述 ， 它们在本质上是相通的 ， 可以互相转换 。 时序电路的分析，就是由逻辑图到状态图的转换； 而时序电路的设计，在画出状态图后，其余就是由状 态图到逻辑图的转换。 3.3 计数器 3.3.1 二进制计数器 退出 3.3.2 十进制计数器 3.3.3 N进制计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计 数 器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 3.3.1 二进制计数器 1、二进制同步计数器 3位二进制同步加法计数器 000 001 010 011 / 1 /0 111 110 101 100 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / C nnn QQQ 012 选用 3个 CP下降沿触发的 JK触发器， 分别用 FF0、 FF1、 FF2表示。 状 态 图 nnn QQQC 012 输出方程： CPCPCPCP 210时钟方程： CP Q 0 Q 1 Q 2 C 时 序 图 FF0每输入一个时钟脉 冲翻转一次 FF1在 Q0=1时，在下一个 CP 触发沿到来时翻转。 FF2在 Q0=Q1=1时，在下一个 CP触发沿到来时翻转。 100 KJ nQKJ 011 nn QQKJ 0122 Q 0 Q 0 C FF 0 F F 1 F F 2 CP Q 1 Q 1 Q 2 Q 2 1J C 1 1K 1 J C 1 1 K 1J C 1 1K & & 1 & 电路图 由于没有无 效状态，电 路能自启动。 nnn n n nnn nn n QQQQKJ QQKJ QKJ KJ 013211 0122 011 00 1 推广到 n位二 进制同 步加法 计数器 驱动方程 输出方程 nnn nnn QQQQC 0121 3位二进制同步减法计数器 选用 3个 CP下降沿触发的 JK触发器， 分别用 FF0、 FF1、 FF2表示。 状态图 输出方程： 0 0 0 001 010 011 /1 /0 111 110 101 100 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / B nnn QQQ 012 CPCPCPCP 210 时钟方程： nnn QQQB 012 CP Q 0 Q 1 Q 2 B 时 序 图 FF0每输入一个时钟脉 冲翻转一次 FF1在 Q0=0时，在下一个 CP 触发沿到来时翻转。 FF2在 Q0=Q1=0时，在下一个 CP触发沿到来时翻转。 100 KJ nQKJ 011 nn QQKJ 0122 Q 0 Q 0 B 1 FF 0 F F 1 F F 2 CP Q 1 Q 1 Q 2 Q 2 1J C 1 1K 1 J C 1 1 K 1J C 1 1K & & & 电路图 由于没有无 效状态，电 路能自启动。 nnn n n nnn nn n QQQQKJ QQKJ QKJ KJ 013211 0122 011 00 1 推广到 n位二 进制同 步减法 计数器 驱动方程 输出方程 nnn nnn QQQQB 0121 3位二进制同步可逆计数器 设用 U/D表示加减控制信号，且 U/D 0时作加计数， U/D 1 时作减计数，则把二进制同步加法计数器的驱动方程和 U/D相 与，把减法计数器的驱动方程和 U/D相与，再把二者相加，便 可得到二进制同步可逆计数器的驱动方程。 nnnn nn QQDUQQDUKJ QDUQDUKJ KJ 010122 0011 00 / / 1 输出方程 nnnnnn QQQDUQQQDUBC 210210 / Q 0 Q 0 C/ B 1 FF 0 F F 1 FF 2 CP Q 1 Q 1 Q 2 Q 2 1J C1 1K 1J C1 1K 1J C1 1K 1& 1& 1& 1 U / D 电路图 74L S 161 Q 0 Q 1 Q 2 Q 3 (b) 逻辑功能示意图(a ) 引脚排列图 16 15 1 4 1 3 1 2 11 1 0 9 74L S 161 1 2 3 4 5 6 7 8 V CC CO Q 0 Q 1 Q 2 Q 3 CT T LD CR CP D 0 D 1 D 2 D 3 CT P G N D CR D 0 D 1 D 2 D 3 CT T CT P CP CO LD 4位集成二进制同步加法计数器 74LS161/163 CR=0时异步清零。 CR=1、 LD=0时同步臵数。 CR=LD=1且 CPT=CPP=1时，按照 4位自然二进制码进行 同步二进制计数。 CR=LD=1且 CPTCPP=0时，计数器状态保持不变。 74LS163的引脚排列和 74LS161相同，不 同之处是 74LS163采用同步清零方式。 C C 45 20 Q 0 Q 1 Q 2 Q 3 (b ) 逻辑功能示意图(a ) 引脚排列图 16 15 1 4 1 3 1 2 11 1 0 9 C C 45 20 1 2 3 4 5 6 7 8 V DD 2 CR 2 Q 3 2 Q 2 2 Q 1 2 Q 0 2 EN 2 CP 1 CP 1 EN 1 Q 0 1 Q 1 1 Q 2 1 Q 3 1 CR V SS E N C P C R 双 4位集成二进制同步加法计数器 CC4520 CR=1时，异步清零。 CR=0、 EN=1时，在 CP脉冲上升沿作用下进行加法计数。 CR=0、 CP=0时，在 EN脉冲下降沿作用下进行加法计数。 CR=0、 EN=0或 CR=0、 CP=1时，计数器状态保持不变。 D 1 Q 1 Q 0 CT U / D Q 2 Q 3 G ND R C CO / BO LD 74L S 191 Q 0 Q 1 Q 2 Q 3 (b) 逻辑功能示意图(a ) 引脚排列图 16 15 1 4 1 3 1 2 11 1 0 9 74L S 191 1 2 3 4 5 6 7 8 V CC D 0 CP RC CO / BO LD D 2 D 3 D 0 D 1 D 2 D 3 CT U / D CP 4位集成二进制同步可逆计数器 74LS191 U/D是加减计数控制端； CT是使能端； LD是异步臵数控制端； D0 D3是并行数据输入端； Q0 Q3是计数器状态输出端； CO/BO是进位借位信号输出端； RC是多个芯片级联时级间串行 计数使能端， CT 0， CO/BO 1时， RC CP，由 RC端产生的 输出进位脉冲的波形与输入计数脉冲的波形相同。 4位集成二进制同步可逆计数器 74LS193 BO CO L D 74L S 193 Q 0 Q 1 Q 2 Q 3 (b) 逻辑功能示意图(a ) 引脚排列图 16 15 1 4 1 3 1 2 11 1 0 9 74L S 193 1 2 3 4 5 6 7 8 V CC D 0 C R CO B O L D D 2 D 3 D 1 Q 1 Q 0 CP D CP U Q 2 Q 3 G N D D 0 D 1 D 2 D 3 CR CP U CP D CR是异步清零端，高电平有效； LD是异步臵数端，低电平有效； CPU是加法计数脉冲输入端； CPD是减法计数脉冲输入端； D0 D3是并行数据输入端； Q0 Q3是计数器状态输出端； CO是进位 脉冲输出端； BO是借位脉冲输出端；多个 74LS193级联时，只要 把低位的 CO端、 BO端分别与高位的 CPU、 CPD连接起来，各个芯 片的 CR端连接在一起， LD端连接在一起，就可以了。 2、二进制异步计数器 3位二进制异步加法计数器 000 001 010 011 / 1 /0 111 110 101 100 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / C nnn QQQ 012 状 态 图 选用 3个 CP下降沿触发的 JK触发器， 分别用 FF0、 FF1、 FF2表示。 输出方程： nnn QQQC 012 时钟方程： CP Q 0 Q 1 Q 2 C 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在 Q0由 1变 0时翻转， FF2在 Q1由 1变 0时翻转。 CPCP 0 01 QCP 12 QCP 3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时 没有下降沿，所以 3个触发器都应接成 T型。 1 1 1 22 11 00 KJ KJ KJ C Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 1 FF 0 F F 1 FF 2 CP 1J C 1 1K 1J C 1 1K 1J C 1 1K & 驱动方程： 电路图 3位二进制异步减法计数器 000 001 010 011 / 1 /0 111 110 101 100 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / B nnn QQQ 012 状 态 图 选用 3个 CP下降沿触发的 JK触发器， 分别用 FF0、 FF1、 FF2表示。 输出方程： nnn QQQB 012 CP Q 0 Q 1 Q 2 时钟方程： 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在 Q0由 0变 1时翻转， FF2在 Q1由 0变 1时翻转。 CPCP 0 01 QCP 12 QCP 3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时 没有下降沿，所以 3个触发器都应接成 T型。 1 1 1 22 11 00 KJ KJ KJ驱动方程： 电路图 CP Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 B FF 0 F F 1 FF 2 C 1 C 1 C 1 & T 触发器的触发沿 连 接 规 律 上 升 沿 下 降 沿 加 法 计 数 1 ii QCP 1 ii QCP 减 法 计 数 1 ii QCP 1 ii QCP 二进制异步计数器 级间连接规律 4位集成二进制异步加法计数器 74LS197 CP 1 CP 0 74L S 197 Q 0 Q 1 Q 2 Q 3 (b) 逻辑功能示意图(a ) 引脚排列图 14 13 1 2 1 1 1 0 9 8 74L S 197 1 2 3 4 5 6 7 V CC CR Q 3 D 3 D 1 Q 1 CP 0 CT / LD Q 2 D 2 D 0 Q 0 CP 1 G ND D 0 D 1 D 2 D 3 CT / LD CR CR=0时异步清零。 CR=1、 CT/LD=0时异步臵数。 CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲 CP加在 CP0端、把 Q0与 CP1连接起来，则构成 4位二进制即 16进制异步加 法计数器。若将 CP加在 CP1端，则构成 3位二进制即 8进制计数器， FF0不工作。如果只将 CP加在 CP0端， CP1接 0或 1，则形成 1位二 进制即二进制计数器。 选用 4个 CP下降沿触发 的 JK触发器，分别用 FF0、 FF1、 FF2 、 FF3表示。 0 0 0 0 0001 0010 0011 0100 / 1 /0 1 0 0 1 1000 0111 0110 0101 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / C nnnn QQQQ 0123 3.3.2 十进制计数器 1、十进制同步计数器 状 态 图 输出方程： 时钟方程： nn QQC 03 CPCPCPCPCP 3210 C 的卡诺图 00 01 11 10 00 0 0 0 01 0 0 1 11 0 0 10 0 0 nn QQ 23 nn QQ 01 十进制同步 加法计数器 (a ) 1 0 n Q 的卡诺图 00 01 11 10 00 1 1 1 01 0 0 0 11 0 0 10 1 1 nn QQ 23 nn QQ 01 nn QQ 01 00 01 11 10 00 0 0 01 0 101 1001 01 0010 0110 0000 11 0100 1000 10 00 1 1 0 1 11 nn QQ 23 次态卡诺图 nnnn QQQQ 00010 11 (b) 1 1 n Q 的卡诺图 00 01 11 10 00 0 0 0 01 1 1 0 11 0 0 10 1 1 nn QQ 23 nn QQ 01 nnnnnn QQQQQQ 1010311 00 01 11 10 00 0 1 0 01 0 1 0 11 1 0 0 nn QQ 23 nn QQ 01 (c ) 1 2 n Q 的卡诺图 nnnnnn nnnnnnnn QQQQQQ QQQQQQQQ 201201 0212012 1 2 00 01 11 10 00 0 0 1 01 0 0 0 11 0 1 0 0 nn 23 nn ( d ) 1 3 n 的卡诺图 nnnnnnn QQQQQQQ 30301213 状态方程 nnnn nn nnn QKQQQJ QQKJ QKQQJ KJ 030123 0122 01031 00 , , 1 C FF 0 F F 1 F F 2 FF 3 Q 1 Q 1 Q 0 Q 0 1 CP Q 2 Q 2 1 J C 1 1K 1 J C 1 1 K 1J C 1 1K & & & Q 3 Q 3 1 J C 1 1K & 电路图 比较，得驱动方程： 将无效状态 1010 1111分别代入状态方程进行计算 ， 可以验证 在 CP脉冲作用下都能回到有效状态 ， 电路能够自启动 。 nnnnnnn nnnnnnn nnnnnn nnn QQQQQQQ QQQQQQQ QQQQQQ QQQ 303012 1 3 201201 1 2 10103 1 1 00 1 0 11 nnn QKQJQ 1 十进制同步减法计数器 选用 4个 CP下降沿触发 的 JK触发器，分别用 FF0、 FF1、 FF2 、 FF3表示。 / 0 / 0 / 0 / 0 0 0 0 0 0001 0010 0011 0100 / 1 /0 1 0 0 1 1000 0111 0110 0101 / 0 / 0 / 0 / 0 排列顺序： / B nnnn QQQQ 0123 状 态 图 输出方程： 时钟方程： nnnn QQQQB 0123 CPCPCPCPCP 3210 B 的卡诺图 00 01 11 10 00 1 0 0 01 0 0 0 11 0 0 10 0 0 nn QQ 23 nn QQ 01 (a ) 1 0 n Q 的卡诺图 00 01 11 10 00 1 1 1 01 0 0 0 11 0 0 10 1 1 nn QQ 23 nn QQ 01 nn QQ 01 00 01 11 10 00 1 0 01 0 0 1 1 0111 01 0000 0100 1000 11 0010 0110 10 0001 0 1 01 nn QQ 23 nnnn QQQQ 00010 11 (b) 1 1 n Q 的卡诺图 00 01 11 10 00 0 1 1 01 0 0 0 11 1 1 10 0 0 nn QQ 23 nn QQ 01 nnnnnn nnnnnnnnn QQQQQQ QQQQQQQQQ 101032 01013012 1 1 nnnnnn nnnnnnnn QQQQQQ QQQQQQQQ 201203 0212023 1 2 nnnnnnn QQQQQQQ 30301213 状态方程 00 01 11 10 00 0 0 1 01 0 1 0 11 0 1 10 0 1 nn QQ 23 nn QQ 01 (c ) 1 2 n Q 的卡诺图 00 01 11 10 1 0 0 1 0 0 nn QQ 23 nn 01 ( d ) 1 3 n Q 的卡诺图 次 态 卡 诺 图 Q 0 Q 0 FF 0 F F 1 F F 2 FF 3 B Q 1 Q 1 Q 2 Q 2 1 CP 1 J C 1 1K 1 J C 1 1 K 1J C 1 1K & & & Q 3 Q 3 1 J C 1 1K & & 比较，得驱动方程： 将无效状态 1010 1111分别代入状态方程进行计算 ， 可以验证 在 CP脉冲作用下都能回到有效状态 ， 电路能够自启动 。 nnnn nnnn nnnn QKQQQJ QQKQQJ QKQQQJ KJ 030123 012032 010231 00 , , , 1 电路图 nnnnnnn nnnnnnn nnnnnnn nnn QQQQQQQ QQQQQQQ QQQQQQQ QQQ 303012 1 3 201203 1 2 101023 1 1 00 1 0 11 nnn QKQJQ 1 十进制同步可逆计数器 集成十进制同步计数器 集成十进制同步加法计数器 74160、 74162的引脚排列图 、 逻 辑功能示意图与 74161、 74163相同 ， 不同的是 ， 74160和 74162是十进制同步加法计数器 ， 而 74161和 74163是 4位二进 制 （ 16进制 ） 同步加法计数器 。 此外 ， 74160和 74162的区别 是 ， 74160采用的是异步清零方式 ， 而 74162采用的是同步清 零方式 。 74190是单时钟集成十进制同步可逆计数器 ， 其引脚排列图 和逻辑功能示意图与 74191相同 。 74192是双时钟集成十进制同步可逆计数器 ， 其引脚排列图 和逻辑功能示意图与 74193相同 。 把前面介绍的十进制加法计数器和十进制减法计数器用与或 门组合起来，并用 U/D作为加减控制信号，即可获得十进制 同步可逆计数器。 选用 4个 CP上升沿触发 的 D触发器，分别用 FF0、 FF1、 FF2 、 FF3表示。 0 0 0 0 0001 0010 0011 0100 / 1 /0 1 0 0 1 1000 0111 0110 0101 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 排列顺序： / C nnnn QQQQ 0123 2、十进制异步计数器 状 态 图 输出方程： nn QQC 03 C 的卡诺图 00 01 11 10 00 0 0 0 01 0 0 1 11 0 0 10 0 0 nn QQ 23 nn QQ 01 十进制异步加法计数器 CP Q 0 Q 1 Q 2 Q 3 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 时 序 图 时 钟 方 程 CPCP 0 01 QCP 12 QCP FF0每输入一个 CP翻转一次，只能选 CP。 选择时钟脉冲的一个基本原则：在满足 翻转要求的条件下，触发沿越少越好。 FF1在 t2、 t4、 t6、 t8时刻翻转，可选 Q0。 FF2在 t4、 t8时刻翻转，可选 Q1。 FF3在 t8、 t10时刻翻转，可选 Q0。 03 QCP (a ) 1 0 n Q 的卡诺图 00 01 11 10 00 1 1 1 01 0 0 0 11 0 0 10 1 1 nn QQ 23 nn QQ 01 CP Q 0 Q 1 Q 2 Q 3 t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10 状 态 方 程 nn QQ 010 (b) 1 1 n Q 的卡诺图 00 01 11 10 00 01 1 1 0 11 0 0 10 nnn QQQ 1311 00 01 11 10 00 01 1 nn QQ 23 nn QQ 01 (c ) 1 2 n Q 的卡诺图 nn QQ 212 11 0 1 10 nn 23 nn (d) 1 3 n Q 的卡诺图 nnn QQQ 1213 nn n nn n QQD QD QQD QD 123 22 131 00 nnn nn nnn nn QQQ QQ QQQ QQ 12 1 3 2 1 2 13 1 1 0 1 0 DQ n 1 比较，得驱动方程： Q 0 Q 0 Y FF 0 F F 1 F F 2 FF 3 Q 2 Q 2