DSP综合实验箱课件

DSP综合实验箱DSP综合实验箱 内容提要内容提要DSP综合实验箱3.1 实验系统结构实验系统结构DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块MP/MCDSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块JTAG1 JTAG1 引脚序号引脚序号JTAGJTAG功能组功能组相关说明相关说明1TCK时钟2NC空脚3TMS模式控制4GND地5TDI数据输入6NC空脚7TDO数据输出8GND地9+5V电源10+5V电源DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块相相顺顺序序ABCD01010101102010131001DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块DSP综合实验箱3.2 系统硬件模块系统硬件模块码码 位位备备 注注1-ON；2-ONCPU中断2给键盘接口1-ON；2-OFFCPU中断2给A/D转换单元1-OFF；2-ONCPU中断3给键盘接口1-OFF；2-OFFCPU中断2、3置高，缺省设置DSP综合实验箱3.2 系统硬件模块系统硬件模块码码 位位备备 注注1OFF,A/D单元采样时钟为低频，缺省设置；ON,A/D单元采样时钟为高频2ON,J8为信号源1、2路的混频输出；OFF,断开混频输出，缺省设置DSP综合实验箱引脚序号引脚序号JTAG功能组功能组相关说明相关说明1TMSJTAG模式控制2TRSTJTAG复位3TDIJTAG数据输入4GND地5电源+3.3V6NC空脚7TDOJTAG数据输出8GND地9TCLKJTAG时钟10GND地11TCLKJTAG时钟12GND地13EMU0仿真中断014EMU1仿真中断1DSP综合实验箱3.2 系统硬件模块系统硬件模块状状态态备备 注注按按下下JTAG3连接到JTAG2弹弹起起JTAG3连接到JTAG1DSP综合实验箱3.3 硬件仿真系统硬件仿真系统 DSP综合实验箱 3.3 硬件仿真系统硬件仿真系统DSP综合实验箱小结小结DSP综合实验箱THE END!