远程数据传输电路设计开题报告初稿

中北大学信息商务学院毕业设计开题报告学生姓名：学号：学院、系：专 业：电子科学与技术设计题目：远程数据传输电路设计指导教师：2010 年 12 月 31 日毕业设计开题报告1结合毕业设计情况，根据所查阅的文献资料，撰写2000字左右的文 献综述：文献综述1.1设计背景近年来，现代高性能微处理器的速度已经突破了 1 GHz，芯片间的传输速率也达到 儿百兆赫兹，在CMOS电路系统中进行600Mbps以上的信号传输已经不可避免。在众多 用于高速数据传输的接电平形式中，只有LVDS能够实现高速度、低功耗、低噪声以 及低成本的结合而无需折衷。LVDS产品已经在高性能计算机、电讯、通讯、显示及消 费电子等领域得到广泛的应用。纵观现场可编程逻辑器件的发展历史，其之所以具有巨 大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性 等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越 多地取代了 ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。本设计采用高速串行数字接自适应电缆均衡器和电缆驱动芯片的方案，目的在于 实现数据的高速传输，并解决数据的长距离传输问题。1.2 FPGA的原理及发展FPGA (Field-Programmable Gate Array),即现场可编程门阵列，它是在 PAL、 GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC ) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器 件门电路数有限的缺点。FPGA是由存放在片内RAM 中的程序来设置其工作状态的，因此，工作时需 要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。3加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM 、 PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM 即可。这样， 同一片FPGA，不同的编程数据，可以产生不同的电路功能 。因此，FPGA的使 用非常灵活。目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设 计进入片上可编程系统(SOPC )的新纪元；芯片朝着高密度、低压、低功耗方向挺 进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大 市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念 的巨大转变。6如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA 与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关 键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发 展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的 性能和能力水平而带来的新的设计挑战。1.3远程数据传输电路中几种技术的比较以下是并行数据传输、RS-232总线传输、RS-422/RS-485总线传输、光纤传输和 LVDS双绞线传输的比较：(1) 一般的并行数据传输具有设计简单的优点。但是并行数据在传输中存在的相 互干扰较大(反射干扰、电场干扰、电磁干扰)。尤其是在长距离的传输过程中极易受到 干扰，导致传输信号发生畸变或失真；另外，在通过较长电缆连接的相距较远的设备之 间。常因设备间的地线电位差。导致地环路电流对电路形成差模干扰电压。(2) RS-232C串行接的最大传输速率限制在20KBPS以下，最大通信距离不超 过20m, RS232电平采用负逻辑，这使得RS-232C接无法满足很多应用场合的要求。(3) RS-485与RS-422的大传输距离约为1219米，最大传输速率为10MBPS。平 衡双绞线的长度与传输速率成反比，在100KBPS速率以下，才可能使用规定最长的电 缆长度，并且只有在很短的距离下才能获得最高速率传输。(4) 光纤传输的发送器和接收器之间没有直接的电连接，这有助于减轻地环路噪 声问题，并且可隔离各种电压，以防相互干扰。但是光纤传输需要更多地考虑光电转换 的设计，目前的光模块多为PECL或LVPECL电平，可以通过直流耦合或交流耦合实现LVDS PECIJLVPECL的电平转换。在高速数据传输的同时，增加了设计难度。(5) LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速 数据传输和低功耗的一种通用点对点物理接技术。10它使用一种低摆幅差分信号技 术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电 流驱动输出实现了低噪声和低功耗。11该技术的核心是采用极低的电压摆幅高速差动传 输数据，可以实现点对点或一点对多点的连接，其传输介质可以是铜质的PCB连线，也 可以是平衡电缆12】LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到 了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准:一个是TIA/EIA(电讯 工业联盟/电子工业联盟)的ANSI/TIA/EIA644标准，另一个是IEEE 1596.3标准。在 ANCI/TIA/EIA 2644标准中就建议了655M bps的最大速率和1. 923Gbps的无失真媒质上 的理论极限速率。LVDS技术的特点：与TTL, RS-422, PECL, GTL和CMOS等接信号相比，只有LVDS信号同时具有高 速度、低噪声、低功耗、低成本和集成能力强等优点而无须折衷。(1) 、高速度LVDS信号逻辑摆幅很小，一般只有350mV-400mV ,能非常快地改变状态，所以传 输速度可以很快。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过 10m。(2) 、低噪声LVDS具有恒定电流、低电压摆幅、低边沿速率、奇模式差分信号等电气特性，因 而在传输过程中只产生很低的电磁干扰。而且，差分数据传输方式比单线数据传输方式 对共模输入噪声信号有更强的抵抗能力。(3) 、低功耗LVDS使用恒定电流源驱动器，随着工作频率的增加，其电源电流仍保持平坦，大 大减少了 LVDS的功耗。从对负载功率的计算(3.5mA电流乘以100终端电阻上的350mV 压降)可看到LVDS仅有1.2mW的功耗。作为对比，GTL在负载电阻上有1V压降，负 载电流为40mA，因而负载功耗为40mW。(4) 、低成本LVDS器件可采用经济的CMOS工艺制造;采用低成本的CATS电缆线和连接器件 即可达到很高的速率由于功耗较低，电源、风扇以及其它散热开销大大降低；LVDS可 集成于ASIC内，只需要简单的终端电阻，并且这些电阻也可以集成到芯片之中，相对 于为每条传输线配备多个电阻和电容元件，这将大大降低所需的费用。LVDS芯片往往 把串行化器和解串行化器集成在一起，来实现多个CMOS信道和一个LVDS信道的复 用转换，以提高信号速率，降低功耗，减少系统开销。与并行互连相比，大约能减少50% 的电缆、连接器和面积费用。(5) 、集成能力强由于可在标准CMOS工艺中实现高速LVDS ,因此用LVDS模拟电路集成复杂的数 字功能是非常有利的。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成 许多通道。15基于此，本设计将采用LVDS双绞线传输技术完成这次远程数据传输电路的设计， 以更好的完成此次设计。参考文献1 王胜.LVDS技术及其在高速系统中的应用J 遥测遥控.2005,26(4):41 2462 黄智伟.FPGA系统设计与实践M.北京：电子工业出版社，2005.134.3 吴丽华电子测量电路M.黑龙江：哈尔滨工业大学出版社，2004.154160.4 孙肖子电子设计指南M.北京：高等教育出版社，2006.274.5 张义和.ProtelDXP电路设计大全M.北京：中国铁道出版社，2004.12.6 李宏,李蒙等.基于FPGA的高速链路通信系统实现J .电子测量技术术,2006 , 29(5):1182121.7 刘继承电子技术基础(第二版)M.北京:科学出版社,2007:3297.8 王晓君，宇文英，罗跃东基于FPGA的CPCI和LVDS接技术及应用J 半导体 技术，2007,322(3):482251.9 刘文豫.任宏.高速数字光电耦合器HCPM60L肺0L及其应用J.国外电子元器件， 2003(9) : 59-60.10 杜旭，于洋，黄建基于Flea的高速串行传输接的设计与实现J.计算机工 程与应用，2007, 43(12) : 9496.11 刘飞，张晓锋,张秀珍多路数据光纤传输系统J.通信技术，2008, 41(08):23-25.12 陈志，邱跃洪，董佳.LVDS接原理及其在接电路设计中的应用J.科学技 术与工程，2005,5(21):1656-1658.13 彭乡琳.LVDS在长距离信号传输中的应用兵工自动化,2006年第25卷第7期：60一61.14 刘涛.LVDS技术及其在多信道高速数据传输中的应用仪表展览网15 闫景富，李淑秋.LVDS和CML电平在高速串行连接中的应用J.微计算机应 用，2008,29(08):105-108.16 FrederikBelieDigitally Controlled Boost PFCConverter with ImprovedOutput Voltage ControllerElectrical Engineering2007.5毕业设计开题报告2.本课题要研究或解决的问题和拟采用的研究手段（途径）：2.1本课题研究的内容针对大型弹箭发射时需要远程测控的要求，本设计完成远距离数据传输的电路设 计，实现高带宽、长距离的远程测试能力。LVDS双绞线传输距离：50m,波特率：50Mbps ； 工作内容：（1）熟悉FPGA的应用和VHDL程序编写；（2）了解远距离数据通信的抗干扰设计方法及各种协议远距离传输能力；（3）掌握LVDS、双绞线传输的基本知识（4）设计基于FPGA的LVDS双绞线接数据传输电路原理图、PCB板图，焊接、调试电 路；（5）编写FPGA程序，并调试。2.2拟采用的研究途径系统框图如下图所示:电源3.3V I3.3V 1.8V13.3V| 5V上CY7C位68013 机FPGADS92L双14绞V12244CLC014线A接11口15V二t CLC001二t3.3VDS92LV1023双 绞 线 接 口该设计主要解决的是LVDS长距离传输的问题，其采用高速串行数字接自适应电缆 均衡器和电缆驱动芯片的方案。FPGA为主控芯片，DS92LV1023和DS92LV1224是美国国 家半导体公司推出的10位总线型低压差分信号的应用芯片组。其中DS92LV1023是可将10 位并行CMOS或TTL数据转换为有内嵌时钟的高速串行差分数据流的串化器，DS92LV1224 则是接收该差分数据流并将它们转换为并行数据的解串器，同时又可以重建并行时钟。 采用该器件组进行数据串化时采用的是内嵌时钟，这样可以有效解决由于时钟与数据的 不严格同步而制约高速传输的瓶颈问题。这两个芯片所能支持的最大传输频率是66MHz。要想使LVDS数据实现远距离传输，必须与电缆驱动器芯片组配合使用。在LVDS发送 端，本模块选用美国国家半导体公司的高速电缆驱动芯片CLC001，该芯片能在最高 400Mbps数据速率下驱动50Q传输线，而且具有可控的输出信号上升沿和下降沿时间， 能使传输引入的抖动最小。串行器DS92LV1023输出的差分压差是100mV左右，这种小压 差只能在双绞线中传输不到十米的距离，但加上CLC001电缆驱动芯片后，其输出压差可 达到2V,这样就可以驱动双绞线传输50m的距离。在LVDS接收端，本模块选用自适应电 缆均衡芯片CLC014，该芯片能自适应地对不同长度的传输线进行均衡，适用的数据速率 范围为50Mbps到650Mbps，且具有极低的抖动性能，为数字数据链路提供了很宽的噪声 容限。发送数据时，FPGA接受上位机发出的命令，向DS92LV1023发出并行数据，DS92LV1023 将其转换成串行数据，再经过CLC001进行高速驱动，以便其实现更远距离的传输。接收 数据时，数据首先经过CLC014,它可自动为信号损耗提供补偿，使电缆传来的串行数字 信号可以重新恢复其原有强度。经过处理后的数据又被解串器DS92LV1224转换成并行数 据传给FPGA，然后传给CY7C68013，再通过上位机将结果显示出来，以检验传输是否正 确。毕业设计开题报告