改进型共源共栅电流镜设计报告0.6um

改进型共源共栅电流镜设计报告Author: 岳生生 Director: 罗广孝（讲师）【摘要】： 本文介绍0.6um CMOS 工艺设计的改进型共源共栅电流镜，利用Hspice仿真，通过仿真图严谨、细致和全面地把这个电流镜设计过程展现给读者。【关键字】：共源共栅、高输出电阻、低输出电压一 边界条件1.1工艺规范(1) 硅晶体的一些常数硅带隙1.205V(300K)波尔兹曼常数1.38e-23J/K本征载流子浓度(300K)1.45e10真空介电常数8.85e-14F/cm硅介电常数1.05e-12F/cm二氧化硅介电常数3.5e-13F/cm电子电荷1.6e-19C(2) 制造工艺0.6um COMS N_WELL 3metal 1poly(3) SPICE LEVEL49 COMS体工艺模型参数MOSFETN_channelP_channel阈值电压0.736V-1.02V本征导电因子(跨导参数)KP119 e-651.7e-6【注】：由于晶圆制造厂商提供BSIM3V3的MOS模型，而没有直接提供以上设计参数，它们是根据BSIM3V3用户手册推荐的公式并利用晶圆制造厂商提供的BSIM3V3 MOS器件模型参数计算出来的，其实这些公式可以从集成电路设计与仿真中得到，将这些公式和BSIM3V3器件模型参数罗列如下：计算公式，MOSFETN_channelP_channel0.7278V-1.02V4.260e-02 1.92e-02栅氧化层厚度1.25e-081.3e-08沟道掺杂浓度1.2721e+172.51e+161.2电源电压MIN：4.5V； TYP：5.0V； MAX：5.5V1.3工作温度MIN：0； TYP：27； MAX：100二 设计指标2.1电流比 1：12.2输出电压最小值 0.5V2.3输出电流变化范围 5100UA三 确定电路拓扑结构设计选择的电路拓扑结构如下图所示：其中：每个MOSFET的衬底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4. 5点是输出点。RL负载。通过大信号直流工作点分析和小信号等效电路分析，可以知道该电路的特点如下：1.小信号输入电阻低（1/gm1）2.输入端工作电压低（）3.小信号输出电阻高（）4.输出端最小工作电压低（）四 设计变量初始估算4.1确定(W/L)1、（W/L）2为了计算设计变量，我们有必要了解电路MOSFET的工作状态，为了使输出端最小工作电压小于0.5V, 令：MN3管工作于临界饱和区（即：=0.5V），而MN1、MN2管随着输入电流从5UA变到100UA的过程中先工作在过饱和区最终工作在临界饱和区，同时令：当MN1、MN2工作在临界饱和区时。(其中，为什么可以成立，参考Allen的CMOS 模拟集成电路设计（第二版）之P106(【注】：*其实也可以采用别的设计方案，比如：在100UA且时，令MN2、MN3同时工作在临界饱和区，则：，为了使版图面积最小化，令，则：，后续的计算和刚开始讨论的方案类似，读者可以自己展开。）*以下我们再回到刚开头讨论的方案，为了使MN1、MN2工作在饱和区，则必须：(以MN2为例计算)，4.2确定(W/L)3、（W/L）4 从MN3管的角度来考虑问题，当100UA时，为了使MN2管工作在临界饱和区，的电压降不可以过大，即：， （其中：）又MN3管工作于临界饱和区，则：4.3确定(W/L)B 为了节省面积，和设计的方便，取(W/L)B=14.4确定IB在确定IB前要先计算,根据衬偏效应可以得到:因为MN3工作在临界饱和区，所以：又MNB管工作于MOS二极管状态：4.5确定沟道长度L对沟道长度的约束有：1一定的下，要使较大，则要取较小的值，即L要取较大的值。2短沟效应，要求L取较大的值。3沟道调制效应，要求L取较大的值。4匹配性，要求L取较大的值。5可生产性，要求L取较规整的值。6寄生性，要求L取较小的值。7最小的版图面积，要求L取的较小的值。8工业界的经验要求：L=5倍的特征尺寸。综上所述，版图设计中取4.6验证直流工作点1. MNB：二极管连接确保它工作于饱和区。2. MN3：工作于临界饱和工作区。3. MN1、MN2：当,它们工作于临界饱和区；当减小时，减小且增大，使它 们工作在过饱和区。4. MN4：要使MN4管工作于饱和区，则：而,显然上式成立。即MN4工作于饱和区。五 HSPICE仿真验证5.1旨在调整设计变量的仿真电路拓扑结构节点命名：其中：每个MOSFET的衬底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4.按初始估算设计变量仿真采用初始估算的设计变量，即：(W/L)1=(W/L)2=(W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM;IB=20UA，同时调整RL44.3KOHM，使MN3进入临界饱和。仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 44.3K VDD VD GND DC 5VIB VD 4 DC 20UAIIN VD 1 DC 100UA.OP.END仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：可见MN14管都工作在饱和区，可是输出端(5节点)电压约为0.576V超过指标要求，因此需要进一步更为重要的调整和仿真。调整设计变量仿真1.调整步骤一：根据，要减小，可以减小或增大，为了版图设计的方便，保持初始估算的值，而把调小到15UA。这时，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL45.17KOHM，使MN3进入临界饱和。仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 45.17K VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP.END仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：可见输出端(5节点)电压约为0.499V符合指标要求，同时MN1、MN2均在饱和区，但要求输入电流从5ua100ua变化，因此接下来改变输入电流IIN,调整RL使m3工作在临界饱和状态。2. 改变IIN调节RL使m3工作在临界饱和状态。当IIN=6UA时，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL760KOHM，使MN3进入临界饱和。仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：IIN=6ua时，仿真能满足要求。3IIN=5ua 时，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL913KOHM，使MN3进入临界饱和。仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：可以看到，m4处在截止状态。应进行第二次调整。3调整步骤二：根据MOS管的工作原理可知，要使MN4退出截止区，应该增大，考虑到器件对称性同时增大和,又,所以应该把(W/L)14调小。当(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL45.2KOHM，使MN3进入临界饱和。仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 913k VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 5UA.OP.END仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：可见MN1MN4均工作在饱和区，输出电流和输入电流（5UA）相近，输出电压约为0.449V符合指标要求。为了进一步验证设计变量是否适合，我们把增加到50UA和100UA的再进行仿真，只要在cascode gate source.sp文件中把*IIN VD 1 DC 100UA分别改为：*IIN VD 1 DC 50UA和*IIN VD 1 DC 100UA，并适当的调整RL使MN3刚好进入临界饱和即可。通过仿真可以得到下表的一组数据：(A)()(V)(A)100U45.21K499.787 M99.54 U0.46%50U90.5K480.856 M49.935 U0.13%5U913K449.27M4.98U0.4%(注：仿真时电路中的每个MOSFET均处于饱和区)附： 在不同输出电压Vout下，同时改变输入电流，得到输出电流的一组曲线。 仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下 common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD1 5 0 V1 VD1 GND DC 1 VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP.DC V1 0 5 .1 IIN 5UA 100UA 5UA .PRINT DC I(IIN) I(RL).END仿真的一组曲线，如下图所示：总之，设计变量调整到目前为止，该电路的直流大信号静态工作点已经比较合适。我们可以暂时确定设计变量如下：(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM;(W/L)B=1.5UM/1.5UM;IB=15UA。5.2电路指标验证输出电流随输入电流变化的情况验证输入：cascode gate source.sp 关键语句：.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) I(RL)验证输出：A. 总的I(RL)与I(IIN)的关系图：B.=5UA处局部放大(0.01/5)*100%=0.2%(注：此时的RL=45.21K,输出节点电压较高)C.50UA处局部放大(0.01/50)*100%=0.02%D. 100UA处局部放大(0.05/100)*100%=0.05%综上所述：设计指标(1)在0.46最坏的情况下得到满足，同时设计指标(3)也得到了满足。输出端工作电压(设计指标(2)验证)“5.1”部分的仿真已经明确：，即设计指标(2)已经得到满足。输入端工作电压验证输入：cascode gate source.sp 关键语句：.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) V(1)验证输出：输入端工作电压最大值小信号分析（ IIN=DC 50UA + AC 5UA,RL=45.2KOHM）验证输入：cascode gate source.sp 关键语句： RIN VD1 1 0 (why add a RIN ? I dont know)IIN VD VD1 DC 50UA AC 5UA.AC DEC 1000 0 150MEG.PRINT AC IM(RIN) IP(RIN) IM(RL) IP(RL) (如果直接写为IM(IIN) IP(RIN) 仿真不出幅度)验证输出：从上到下依次为：IIN幅频特性；IOUT幅频特性；IIN相频特性；IOUT相频特性。(横坐标单位MEGHZ)输入端小信号电阻、输出端小信号电阻( IIN=DC 50UA,RL=45.2KOHM）验证输入：cascode gate source.sp 关键语句：IIN VD 1 DC 50UA.TF I(RL) IIN验证输出：cascode gate source.lis，其中可见内容如下：小信号电流增益；输入小信号电阻；小信号输出电阻,这里要注意小信号电阻和直流电阻的区别，由此可见该电路的小信号输入电阻很小；而小信号输出电阻很大，这是该电路的优点之一。到此为止，设计变量已经基本可以确定为：(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM;(W/L)B=1.5UM/1.5UM;IB=15UA。参考文献【1】罗广孝建成电路设计与仿真【2】AllenCMOS 模拟集成电路设计【3】AVANTStar-Hspice Manual【4】赵雅兴Pspice与电子器件模型