通信原理同步原理PPT学习教案

会计学1通信原理同步原理通信原理同步原理 概述概述 所谓同步是指收发双方在时间上步调一致，故又称定时。在数字通信中，按照同步的功用分为：载波同步、位同步、群同步和网同步。(1)载波同步。载波同步是指在相干解调时，接收端需要提供一个与接收信号中的调制载波同频同相的相干载波。这个载波的获取称为载波提取或载波同步。在第4章的模拟调制以及第 7 章的数字调制学习过程中，我们了解到要想实现相干解调，必须有相干载波。因此，载波同步是实现相干解调的先决条件。第1页/共121页 (2)位同步。位同步又称码元同步。在数字通信系统中，任何消息都是通过一连串码元序列传送的，所以接收时需要知道每个码元的起止时刻，以便在恰当的时刻进行取样判决。例如图 8-9 和 8-11 所示的两种最佳接收机结构中，需要对积分器或匹配滤波器的输出进行抽样判决，判决时刻应对准每个接收码元的终止时刻。这就要求接收端必须提供一个位定时脉冲序列，该序列的重复频率与码元速率相同，相位与最佳取样判决时刻一致。我们把提取这种定时脉冲序列的过程称为位同步。第2页/共121页 (3)群同步。群同步包含字同步、句同步、分路同步，它有时也称帧同步。在数字通信中，信息流是用若干码元组成一个“字”，又用若干个“字”组成“句”。在接收这些数字信息时，必须知道这些“字”、“句”的起止时刻，否则接收端无法正确恢复信息。对于数字时分多路通信系统，如PCM30/32电话系统，各路信码都安排在指定的时隙内传送，形成一定的帧结构。为了使接收端能正确分离各路信号，在发送端必须提供每帧的起止标记，在接收端检测并获取这一标志的过程，称为帧同步。因此，在接收端产生与“字”、“句”及“帧”起止时刻相一致的定时脉冲序列的过程统称为群同步。第3页/共121页 (4)网同步。在获得了以上讨论的载波同步、位同步、群同步之后，两点间的数字通信就可以有序、准确、可靠地进行了。然而，随着数字通信的发展，尤其是计算机通信的发展，多个用户之间的通信和数据交换，构成了数字通信网。显然，为了保证通信网内各用户之间可靠地通信和数据交换，全网必须有一个统一的时间标准时钟，这就是网同步的问题。同步也是一种信息，按照获取和传输同步信息方式的不同，又可分为外同步法和自同步法。(1)外同步法。由发送端发送专门的同步信息（常被称为导频），接收端把这个导频提取出来作为同步信号的方法，称为外同步法。第4页/共121页 (2)自同步法。发送端不发送专门的同步信息，接收端设法从收到的信号中提取同步信息的方法，称为自同步法。自同步法是人们最希望的同步方法，因为可以把全部功率和带宽分配给信号传输。在载波同步和位同步中，两种方法都有采用，但自同步法正得到越来越广泛的应用。而群同步一般都采用外同步法。同步本身虽然不包含所要传送的信息，但只有收发设备之间建立了同步后才能开始传送信息，所以同步是进行信息传输的必要和前提。同步性能的好坏又将直接影响着通信系统的性能。如果出现同步误差或失去同步就会导致通信系统性能下降或通信中断。因此，同步系统应具有比信息传输系统更高的可靠性和更好的质量指标，如同步误差小、相位抖动小以及同步建立时间短，保持时间长等。第5页/共121页 载波同步的方法载波同步的方法 直接法也称自同步法。这种方法是设法从接收信号中提取同步载波。有些信号，如DSB-SC、PSK等，它们虽然本身不直接含有载波分量，但经过某种非线性变换后，将具有载波的谐波分量，因而可从中提取出载波分量来。下面介绍几种常用的方法。1.平方变换法和平方环法平方变换法和平方环法 此方法广泛用于建立抑制载波的双边带信号的载波同步。设调制信号m(t)无直流分量，则抑制载波的双边带信号为第6页/共121页 sm(t)=m(t)cosct (9.1-1)接收端将该信号经过非线性变换平方律器件后得到e(t)=m(t)cosct2=m2(t)+m2(t)cos2ct 上式的第二项包含有载波的倍频2c的分量。若用一窄带滤波器将2c频率分量滤出，再进行二分频，就可获得所需的相干载波。基于这种构思的平方变换法提取载波的方框图如图 9-1 所示。2121 若m(t)=1，则抑制载波的双边带信号就成为二相移相信号（2PSK），这时 e(t)=m(t)cosct=cos2ct2121第7页/共121页图 9 1 平方变换法提取载波平方律部件输入已调信号e(t)2fc窄带滤波器二 分 频载波输出第8页/共121页因而，同样可以通过图 9-1 所示的方法提取载波。在实际中，伴随信号一起进入接收机的还有加性高斯白噪声，为了改善平方变换法的性能，使恢复的相干载波更为纯净，图 9-1 中的窄带滤波器常用锁相环代替，构成如图 9-2 所示的方框图，称为平方环法提取载波。由于锁相环具有良好的跟踪、窄带滤波和记忆功能，平方环法比一般的平方变换法具有更好的性能。因此，平方环法提取载波得到了较广泛的应用。我们以2PSK信号为例，来分析采用平方环的情况。2PSK信号平方后得到 e(t)=twnTtgacSnn22cos)(第9页/共121页图9-2 平方环法提取载波平方律部件输入已调信号鉴相器二分频载波输出环路滤波器压控振荡器锁相环第10页/共121页 当g(t)为矩形脉冲时，有 e(t)=cos2ct (9.1-5)假设环路锁定，VCO的频率锁定在2c频率上，其输出信号为 v0(t)=Asin(2ct+2)(9.1-6)这里，为相位差。经鉴相器（由相乘器和低通滤波器组成）后输出的误差电压为 vd=Kd sin2 (9.1-7)式中，Kd为鉴相灵敏度，是一个常数。vd仅与相位差有关，它通过环路滤波器去控制压控振荡器的相位和频率，环路锁定之后，是一个很小的量。因此，VCO的输出经过二分频后，就是所需的相干载波。2121第11页/共121页 应当注意，载波提取的方框图中用了一个二分频电路，由于分频起点的不确定性，使其输出的载波相对于接收信号相位有180的相位模糊。相位模糊对模拟通信关系不大，因为人耳听不出相位的变化。但对数字通信的影响就不同了，它有可能使2PSK相干解调后出现“反向工作”的问题，克服相位模糊度对相干解调影响的最常用而又有效的方法是对调制器输入的信息序列进行差分编码，即采用相对移相（2DPSK），并且在解调后进行差分译码恢复信息。第12页/共121页 2.同相正交环法同相正交环法 同相正交环法又叫科斯塔斯（Costas）环，它的原理框图如图 9-3 所示。在此环路中，压控振荡器（VCO）提供两路互为正交的载波，与输入接收信号分别在同相和正交两个鉴相器中进行鉴相，经低通滤波之后的输出均含调制信号，两者相乘后可以消除调制信号的影响，经环路滤波器得到仅与相位差有关的控制压控，从而准确地对压控振荡器进行调整。设输入的抑制载波双边带信号为m(t)cosct，并假定环路锁定，且不考虑噪声的影响，则VCO输出的两路互为正交的本地载波分别为 v1=cos(ct+)(9.1-8)v2=sin(ct+)式中，为VCO输出信号与输入已调信号载波之间的相位误差。第13页/共121页 图9-3 Costas 环法提取载波低通压控振荡器低通环路滤波器90 相移输出输入已调信号v3v5v1v2v4v6vd第14页/共121页 信号m(t)cosct分别与v1、v2相乘后得 v3=m(t)cosctcos(ct+)=m(t)cos+cos(2ct+)v4=m(t)cosct sin(ct+)=m(t)sin+sin(2ct+)经低通滤波后分别为v5=m(t)cos v6=m(t)sin 21212121 低通滤波器应该允许m(t)通过。v5、v6相乘产生误差信号 vd=m2(t)sin281第15页/共121页 当m(t)为矩形脉冲的双极性数字基带信号时，m2(t)=1。即使m(t)不为矩形脉冲序列，式中的m2(t)可以分解为直流和交流分量。由于锁相环作为载波提取环时，其环路滤波器的带宽设计的很窄，只有m(t)中的直流分量可以通过，因此vd可写成 vd=Kd sin2 (9.1-15)如果我们把图 9-3 中除环路滤波器（LF）和压控振荡器（VCO）以外的部分看成一个等效鉴相器（PD），其输出vd正是我们所需要的误差电压。第16页/共121页 它通过环路滤波器滤波后去控制VCO的相位和频率，最终使稳态相位误差减小到很小的数值，而没有剩余频差（即频率与c同频）。此时VCO的输出v1=cos(ct+)就是所需的同步载波，而 v5=m(t)cos m(t)就是解调输出。2121 比较式（9.1-7）与式（9.1-15）可知，Costas环与平方环具有相同的鉴相特性（vd-曲线），如下图所示。由图可知，=n（n为任意整数）为PLL的稳定平衡点。PLL工作时可能锁定在任何一个稳定平衡点上，考虑到在周期内取值可能为0或，这意味着恢复出的载波可能与理想载波同相，也可能反相。第17页/共121页平方缓和Costas 环得鉴相特性VdKd0 Kd第18页/共121页 这种相位关系的不确定性，称为0，的相位模糊度。这是用PLL从抑制载波的双边带信号（2PSK或DSB）中提取载波时不可避免的共同问题。不但在上述两种环路中存在，在其他类型的载波恢复环路，如逆调制环、判决反馈环、松尾环等性能更好的环路中，也同样存在；不但在2PSK 时存在，在多相移相信号（MPSK）也同样存在相位模糊度问题。Costas环与平方环都是利用锁相环（PLL）提取载波的常用方法。Costas环与平方环相比，虽然在电路上要复杂一些，但它的工作频率即为载波频率，而平方环的工作频率是载波频率的两倍，显然当载波频率很高时，工作频率较低的Costas环易于实现；其次，当环路正常锁定后，Costas环可直接获得解调输出，而平方环则没有这种功能。第19页/共121页 3.多相移相信号（多相移相信号（MPSK）的载波提取）的载波提取 当数字信息通过载波的M相调制发送时，可将上述方法推广，以获取同步载波。一种基于平方变换法或平方环法的推广，是M次方变换法或M方环法，如图 9-5 所示。例如从4PSK信号中提取同步载波的四次方环，其鉴相器输出的误差电压为 vd=Kd sin4 (9.1-16)因此，=n （n为任意整数）为四次方环的稳定平衡点，即有0、/2、3/2的稳定工作点。这种现象称为四重相位模糊度，或称90的相位模糊。同理，M次方环具有M重相位模糊度，即所提取的载波具有360/M的相位模糊。解决的方法是采用MDPSK。第20页/共121页图 9 4 M 方环提取载波M 方律器件调谐到Mfc 的带通滤波器环路滤波器sin(2fct 2)VCO分频器M输出接收信号第21页/共121页 另一种方法基于Costas环的推广，图 9-6 示出了从4PSK信号中提取载波的Costas环。可以求得它的等效鉴相特性与式（9.1-16）一样。提取的载波也具有90的相位模糊。这种方法实现起来比较复杂，在实际中一般不采用。第22页/共121页图 9 5 四相Costas环法的载波提取低通/4低通/2低通/4低通VCO四相移相信号环路滤波器vd第23页/共121页 插入导频法插入导频法 抑制载波的双边带信号（如DSB、等概的2PSK）本身不含有载波，残留边带（VSB）信号虽含有载波分量，但很难从已调信号的频谱中把它分离出来。对这些信号的载波提取，可以用插入导频法（外同步法）。尤其是单边带（SSB）信号，它既没有载波分量又不能用直接法提取载波，只能用插入导频法。因此有必要对插入导频法作一些介绍。1.在抑制载波的双边带信号中插入导频在抑制载波的双边带信号中插入导频 所谓插入导频，就是在已调信号频谱中额外插入一个低功率的线谱，以便接收端作为载波同步信号加以恢复，此线谱对应的正弦波称为导频信号。采用插入导频法应注意：第24页/共121页 类部分响应，在调制以前先对基带信号进行相关编码。相关编码的作用是把如图 9-7（a）所示的基带信号频谱函数变换成如图 9-7(b)所示的频谱函数，这样经过双边带调制以后可以得到如图 9-8 所示的频谱函数。由图可见，在fc附近的频谱函数很小，且没有离散谱，这样可以在fc处插入频率为fc的导频（这里仅画出正频域）。但应注意，在图 9-8 中插入的导频并不是加于调制器的那个载波，而是将该载波移相90后的所谓“正交载波”。第25页/共121页图 9 6 相关编码进行频谱变换OOff(a)(b)第26页/共121页图 9 7 抑制载波双边带信号的导频插入Ofc fmfcfc fmf导频第27页/共121页 这样，就可组成插入导频的发端方框图 9-9。设调制信号m(t)中无直流分量，被调载波为a sinct，将它经90移相形成插入导频（正交载波）-acosct，其中a是插入导频的振幅。于是输出信号为 uo(t)=am(t)sinct-a cosct (9.1-17)设收到的信号就是发端输出uo(t)，则收端用一个中心频率为fc的窄带滤波器提取导频-acosct，再将它经90移相后得到与调制载波同频同相的相干载波 sinct，收端的解调方框图如图 9-10 所示。第28页/共121页图 9 8 插入导频法发端框图相乘调制带通相加90 相移调制信号m(t)输出uo(t)asinct第29页/共121页图 9 9 插入导频法收端框图90相移m(t)uo(t)带通相乘器低通fc窄带滤波器v(t)第30页/共121页 前面提示，发端是以正交载波作为导频，其原因解释如下。由图 9-10 可知，解调输出为 v(t)=uo(t)sinct=am(t)sin2ct-acosctsinct =m(t)cos2ct-sin2ct (9.1-18)2a2a)(2tma 经过低通滤除高频部分后，就可恢复调制信号m(t)。如果发端加入的导频不是正交载波，而是调制载波，则收端v(t)中还有一个不需要的直流成分，这个直流成分通过低通滤波器对数字信号产生影响，这就是发端正交插入导频的原因。2PSK和DSB信号都属于抑制载波的双边带信号，所以上述插入导频方法对两者均适用。对于SSB信号，导频插入的原理也与上述相同。第31页/共121页第32页/共121页带通低通f1窄带滤波f2窄带滤波（f2-f1）低通q次分频fc窄带滤波移相 让VSB信号通过，滤除f1，f2接收信号VSB信号和f1，f2两个导频1v3v4v5v6v2v第33页/共121页 2.时域插入导频时域插入导频 这种方法在时分多址通信卫星中应用较多。前面介绍的插入导频都属于频域插入，它们的特点是插入的导频在时间上是连续的，即信道中自始至终都有导频信号传送。时域插入导频方法是按照一定的时间顺序，在指定的时间内发送载波标准，即把载波标准插到每帧的数字序列中，如图 9-11（a）所示。图中,t2t3就是插入导频的时间，它一般插入在群同步脉冲之后。这种插入的结果只是在每帧的一小段时间内才出现载波标准，在接收端应用控制信号将载波标准取出。从理论上讲可以用窄带滤波器直接取出这个载波，但实际上是困难的，这是因为导频在时间上是断续传送的，并且只在很小一部分时间存在，用窄带滤波器取出这个间断的载波是不能应用的。所以，时域插入导频法常用锁相环来提取同步载波，方框图如图 9-11（b）所示。第34页/共121页图 9 12 时域插入导频法位同步帧同步载波同步信息位同步帧同步载波同步信息t0t1t2t3t4第一帧第二帧(a)鉴相器环路滤波器压控振荡器线性门带通解调门控信号接收信号锁相环(b)第35页/共121页 载波同步系统的性能及相位误差对解调性能的影响载波同步系统的性能及相位误差对解调性能的影响 1.载波同步系统的性能载波同步系统的性能 载波同步系统的性能指标主要有效率、精度、同步建立时间和同步保持时间。载波同步追求的是高效率、高精度、同步建立时间快，保持时间长。高效率高效率 指为了获得载波信号而尽量少消耗发送功率。在这方面，直接法由于不需要专门发送导频，因而效率高，而插入导频法由于插入导频要消耗一部分发送功率，因而效率要低一些。高精度高精度 指接收端提取的载波与需要的载波标准比较，应该有尽量小的相位误差。如需要的同步载波为cosct，提取的同步载波为cos(ct+)，就是载波第36页/共121页 相位误差，应尽量小。通常分为稳态相差e和随机相差两部分，即 =e+(9.1-19)稳态相差与提取的电路密切相关，而随机相差则是由噪声引起。同步建立时间同步建立时间ts 指从开机或失步到同步所需要的时间。显然ts越小越好。同步保持时间tc指同步建立后，若同步信号小时，系统还能维持同步的时间。tc越大越好。这些指标与提取的电路、信号及噪声的情况有关。当采用性能优越的锁相环提取载波时 这些指标主要取决于锁相环的性能。第37页/共121页第38页/共121页 如稳态相差就是锁相环的剩余相差，即e=，其中为压控振荡角频率与输入载波角频率之差，KV是环路直流总增益；随机相差实际是由噪声引起的输出相位抖动，它与环路等效噪声带宽BL及输入噪声功率谱密度等有关，BL的大小反映了环路对输入噪声的滤除能力，BL越小，越小；又如同步建立时间ts具体表现为锁相环的捕捉时间，而同步保持时间tc具体表现为锁相环的同步保持时间。有关这方面的详细讨论，请参阅锁相环教材。vkw第39页/共121页 2.载波相位误差对解调性能的影响载波相位误差对解调性能的影响 对解调性能的影响主要体现为所提取的载波与接收信号中的载波的相位误差。相位误差对不同信号的解调所带来的影响是不同的。我们首先研究DSB和PSK的解调情况。DSB和2PSK信号都属于双边带信号，具有相似的表示形式。设DSB信号为m(t)cosct，所提取的相干载波为cos(ct+)，这时解调输出m(t)为 m(t)=m(t)cos (9.1-20)若没有相位差，即=0，cos=1，则解调输出m(t)=m(t)，这时信号有最大幅度；若存在相位差，即0 时，cos1，解调后信号幅度下降，使功率和信噪功率比下降 cos2 倍。2121第40页/共121页 对于2PSK信号，信噪功率比下降将使误码率增加。若=0时 Pe=erfc 则0 时)(0nE Pe=erfc)cos(0nE 以上说明，载波相位误差引起双边带解调系统的信噪比下降，误码率增加。当近似为常数时，不会引起波形失真。然而，对单边带和残留边带解调而言，相位误差不仅引起信噪比下降，而且还引起输出波形失真。下面以单边带信号为例，说明这种失真是如何产生的。设单音基带信号m(t)=cost，且单边带信号取上边带cos(c+)t,第41页/共121页 所提取的相干载波为cos(ct+)，相干载波与已调信号相乘得 cos(c+)t cos(ct+)=cos(2ct+t+)+cos(t-)经低通滤除高频即得解调输出m(t)=cos(t-)=costcos+sintsin 414141 式（9.3-5）中的第一项与原基带信号相比，由于cos的存在，使信噪比下降了；第二项是与原基带信号正交的项，它使恢复的基带信号波形失真，推广到多频信号时也将引起波形的失真。若用来传输数字信号，波形失真会产生码间串扰，使误码率大大增加，因此应尽可能使减小。第42页/共121页 位同步是指在接收端的基带信号中提取码元定时的过程。位同步是正确取样判决的基础，只有数字通信才需要，并且不论基带传输还是频带传输都需要位同步；所提取的位同步信息是频率等于码速率的定时脉冲，相位则根据判决时信号波形决定，可能在码元中间，也可能在码元终止时刻或其他时刻。9.2.1 位同步的方法位同步的方法实现方法也有插入导频法和直接法。第43页/共121页1.插入导频法插入导频法 这种方法与载波同步时的插入导频法类似，也是在基带信号频谱的零点处插入所需的位定时导频信号，如图 9-12 所示。其中，图(a)为常见的双极性不归零基带信号的功率谱，插入导频的位置是 ；图(b)表示经某种相关变换的基带信号，其谱的第一个零点为 ，插入导频应在 处。在接收端，对图 9-12（a）的情况，经中心频率为1/T的窄带滤波器，就可从解调后的基带信号中提取出位同步所需的信号，这时，位同步脉冲的周期与插入导频的周期一致；对图 9-12（b）的情况,窄带滤波器的中心频率应为 ，所提取的导频需经倍频后，才得所需的位同步脉冲。T1T21T21T21第44页/共121页图 9 14 插入导频法频谱图Of1/(2T)S(f)S(f)1/TfO(a)(b)第45页/共121页 图 9-13 画出了插入位定时导频的系统框图，它对应于图 9-12（b）所示谱的情况。发端插入的导频为 ，接收端在解调后设置了 窄带滤波器，其作用是取出位定时导频。移相、倒相和相加电路是为了从信号中消去插入导频，使进入取样判决器的基带信号没有插入导频。这样做是为了避免插入导频对取样判决的影响。与插入载波导频法相比，它们消除插入导频影响的方法各不相同，载波同步中采用正交插入，而位同步中采用反向相消的办法。这是因为载波同步在接收端进行相干解调时，相干解调器有很好的抑制正交载波的能力，它不需另加电路就能抑制正交载波，因此载波同步采用正交插入。而位定时导频是在基带加入，它没有相干解调器，故不能采用正交插入。为了消除导频对基带信号取样判决的影响，位同步采用了反相相消。T21T21第46页/共121页图 9-15 插入位定时导频系统框图 (a)发送端；(b)接收端(a)带通相乘低通同步载波提取窄带滤波移相倒相相加波形反变换取样判决12T移相放大限幅微分全波整流整形输入信号1T12Tfc(b)相关编码器相加调制位定时导频12Tcos ct信道第47页/共121页 此外，由于窄带滤波器取出的导频为 ，图中微分全波整流起到了倍频的作用，产生与码元速率相同的位定时信号1/T。图中两个移相器都是用来消除窄带滤波器等引起的相移，这两个移相器可以合用。另一种导频插入的方法是包络调制法。这种方法是用位同步信号的某种波形对移相键控或移频键控这样的恒包络数字已调信号进行附加的幅度调制，使其包络随着位同步信号波形变化。在接收端只要进行包络检波，就可以形成位同步信号。设移相键控的表达式为 s1(t)=cosct+(t)第48页/共121页 利用含有位同步信号的某种波形对s1(t)进行幅度调制，若这种波形为升余弦波形，则其表示式为 m(t)=(1+cost)式中的=2/T，T为码元宽度。幅度调制后的信号为 s2(t)=(1+cost)cosct+(t)2121 接收端对s2(t)进行包络检波，包络检波器的输出为(1+cost)，除去直流分量后，就可获得位同步信号 cost。除了以上两种在频域内插入位同步导频之外，还可以在时域内插入，其原理与载波时域插入方法类似，参见图 9-11(a)。2121第49页/共121页2.直接法直接法 这一类方法是发端不专门发送导频信号，而直接从接收的数字信号中提取位同步信号。这种方法在数字通信中得到了最广泛的应用。直接提取位同步的方法又分滤波法和特殊锁相环法。1.滤波法滤波法 1)波形变换-滤波法 不归零的随机二进制序列，不论是单极性还是双极性的，当P(0)=P(1)=1/2时，都没有f=1/T，2/T等线谱，因而不能直接滤出f=1/T的位同步信号分量。但是，若对该信号进行某种变换，例如，变成归零的单极性脉冲，其谱中含有f=1/T的分量，然后用窄带滤波器取出该分量，再经移相调整后就可形成位定时脉冲。第50页/共121页 这种方法的原理框图如图 9-14 所示。它的特点是先形成含有位同步信息的信号，再用滤波器将其取出。图中的波形变换电路可以用微分、整流来实现。2)包络检波-滤波法 这是一种从频带受限的中频PSK信号中提取位同步信息的方法，其波形图如图9-15所示。当接收端带通滤波器的带宽小于信号带宽时，使频带受限的2PSK信号在相邻码元相位反转点处形成幅度的“陷落”。经包络检波后得到图 9-15(b)所示的波形，它可看成是一直流与图 9-15(c)所示的波形相减，而图(c)波形是具有一定脉冲形状的归零脉冲序列，含有位同步的线谱分量，可用窄带滤波器取出。第51页/共121页图 9-16 滤波法原理图波形变换窄带滤波器移相脉冲形成输入基带信号1011第52页/共121页图 9 18 从2PSK信号中提取位同步信息 OOO(a)(b)(c)ttt第53页/共121页 2)包络检波-滤波法 这是一种从频带受限的中频PSK信号中提取位同步信息的方法，其波形图如图 9-15 所示。当接收端带通滤波器的带宽小于信号带宽时，使频带受限的2PSK信号在相邻码元相位反转点处形成幅度的“陷落”。经包络检波后得到图 9-15(b)所示的波形，它可看成是一直流与图 9-15(c)所示的波形相减，而图(c)波形是具有一定脉冲形状的归零脉冲序列，含有位同步的线谱分量，可用窄带滤波器取出。2.锁相法锁相法 位同步锁相法的基本原理与载波同步的类似，在接收端利用鉴相器比较接收码元和本地产生的位同步信号的相位，若两者相位不一致（超前或滞后），鉴相器就产生误差信号去调整位同步信号的相位，直至获得准确的位同步信号为止。第54页/共121页 锁相法通常分两类：一类是环路中误差信号去连续地调整位同步信号的相位，这一类属于模拟锁相法；另有一类锁相环位同步法是采用高稳定度的振荡器（信号钟），从鉴相器所获得的与同步误差成比例的误差信号不是直接用于调整振荡器，而是通过一个控制器在信号钟输出的脉冲序列中附加或扣除一个或几个脉冲，这样同样可以调整加到减相器上的位同步脉冲序列的相位，达到同步的目的。由于这种环路对位同步信号相位的调整不是连续的，而是存在一个最小的调整单位，也就是说对位同步信号相位进行量化调整，故这种位同步环又称为量化同步器。这种电路可以完全用数字电路构成全数字锁相环路。第55页/共121页 这种构成量化同步器的全数字环是数字锁相环的一种典型应用。用于位同步的全数字锁相环的原理框图如图 9-19 所示，它由信号钟、控制器、分频器、相位比较器等组成。其中：若接收码元的速率为F=1/T，那么振荡器频率设定在nF，经整形电路之后，输出周期性脉冲序列，其周期T0=1/(nF)=T/n。控制器控制器-包括图中的扣除门（常开）、附加门（常闭）和“或门”，它根据比相器输出的控制脉冲（“超前脉冲”或“滞后脉冲”）对信号钟输出的序列实施扣除（或添加）脉冲。分 频器频器-是一个计数器，每当控制器输出n个脉冲时，它就输出一个脉冲。第56页/共121页图 9 19 数字锁相原理框图相位比较器n次分频器或门扣除门(常开)整形附加门(常闭)滞后脉冲超前脉冲接收码元位同步脉冲输出晶振a路b路第57页/共121页 控制器与分频器的共同作用的结果就调整了加至比相器的位同步信号的相位。这种相位前、后移的调整量取决于信号钟的周期，每次的时间阶跃量为T0，相应的相位最小调整量为 =2T0/T=2/n。相位比较器相位比较器 将接收脉冲序列与位同步信号进行相位比较，以判别位同步信号究竟是超前还是滞后，若超前就输出超前脉冲，若滞后就输出滞后脉冲。位同步数字环的工作过程简述如下：由高稳定晶体振荡器产生的信号，经整形后得到周期为T0和相位差T0/2的两个脉冲序列，如图 9-20(a)、(b)所示。脉冲序列(a)通过常开门、或门并经n次分频后，输出本地位同步信号，如图 9-20(c)。第58页/共121页图 9 20 位同步脉冲的相位调整n12345678(n1)n12345(n1)(a)(b)周期T1/f(c)n1234567n1234(n1)(d)该脉冲扣除(e)n1236789n1236(f)附加一个脉冲5445(g)第59页/共121页 为了与发端时钟同步，分频器输出与接收到的码元序列同时加到相位比较器进行比相。如果两者完全同步，此时相位比较器没有误差信号，本地位同步信号作为同步时钟。如果本地位同步信号相位超前于接收码元序列时，相位比较器输出一个超前脉冲加到常开门（扣除门）的禁止端将其关闭，扣除一个(a)路脉冲(图9-20(d)，使分频器输出脉冲的相位滞后1/n周期（360/n），如图 9-20(e)所示。如果本地同步脉冲相位滞后于接收码元脉冲时，比相器输出一个滞后脉冲去打开“常闭门（附加门）”，使脉冲序列(b)中的一个脉冲能通过此门及或门。正因为两脉冲序列(a)和(b)相差半个周期，所以脉冲序列(b)中的一个脉冲能插到“常开门”输出脉冲序列(a)中(图9-20(f)，使分频器输入端附加了一个脉冲，于是分频器的输出相位就提前1/n周期，如图 9-20(g)所示。第60页/共121页第61页/共121页第62页/共121页第63页/共121页N或门滞后脉冲超前脉冲或门滞后脉冲超前脉冲NM置“0”置“0”（a）2N可逆计数器滞后脉冲超前脉冲或门滞后脉冲超前脉冲2N0（b）复位置N第64页/共121页第65页/共121页第66页/共121页第67页/共121页第68页/共121页第69页/共121页C1与门1SQ滞后脉冲超前脉冲与门2数字式滤波器C2QRRS滞后脉冲超前脉冲第70页/共121页第71页/共121页第72页/共121页 位同步相位误差对性能的影响位同步相位误差对性能的影响 与载波同步系统相似，位同步系统的性能指标主要有相位误差、同步建立时间、同步保持时间及同步带宽等。下面结合数字锁相环介绍这些指标，并讨论相位误差对误码率的影响。1.相位误差e 位同步信号的平均相位和最佳相位之间的偏差称为静态相差。对于数字锁相法提取位同步信号而言，相位误差主要是由于位同步脉冲的相位在跳变地调整所引起的。每调整一步，相位改变2/n（对应时间T/n），n是分频器的分频次数，故最大的相位误差为n.360第73页/共121页 若用时间差Te来表示相位误差，因每码元的周期为T，故得 Te=nT 2.同步建立时间ts 同步建立时间是指开机或失去同步后重新建立同步所需的最长时间。由前面分析可知，当位同步脉冲相位与接收基准相位差（对应时间T/2）时，调整时间最长。这时所需的最大调整次数为 N=22nn 由于接收码元是随机的，对二进制码而言，相邻两个码元（01、10、9、00）中，有或无过零点的情况各占一半。第74页/共121页 我们在前面所讨论的两种数字锁相法中都是从数据过零点中提取作比相用的基准脉冲的，因此平均来说，每两个脉冲周期（2T）可能有一次调整，所以同步建立时间为 ts=2TN=nT 3.同步保持时间tc当同步建立后，一旦输入信号中断，或出现长连“0”、连“1”码时，锁相环就失去调整作用。由于收发双方位定时脉冲的固有重复频率之间总存在频差F，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达到某一准许的最大值，就算失去同步了。由同步到失步所需要的时间，称为同步保持时间。第75页/共121页 设收发两端固有的码元周期分别为T1=1/F1和T2=1/F2，则每个周期的平均时间差为T=|T1-T2|=式中，F0为收发两端固有码元重复频率的几何平均值，且有2012122111FFFFFFFF001FT 由式（9.3-8）可得 F0|T1-T2|=0FF再由式（9.3-9），上式可写为 0021FFTTT第76页/共121页 F0时，每经过T0时间，收发两端就会产生|T1-T2|的时间漂移，单位时间内产生的误差为|T1-T2|/T0。若规定两端允许的最大时间漂移（误差）为T0/K秒（K为一常数），则达到此误差的时间就是同步保持时间tc。代入式（9.3-9）后，得 000FFtKTFKt10 若同步保持时间tc的指标给定，也可由上式求出对收发两端振荡器频率稳定度的要求为 F=Ftc1第77页/共121页 此频率误差是由收发两端振荡器造成的。若两振荡器的频率稳定度相同，则要求每个振荡器的频率稳定度不能低于00212KFtFFc 4.同步带宽fs 同步带宽是指能够调整到同步状态所允许的收、发振荡器最大频差。由于数字锁相环平均每2周（2T）调整一次,每次所能调整的时间为T/n（T/nT0/n），所以在一个码元周期内平均最多可调整的时间为T0/2n。很显然，如果输入信号码元的周期与收端固有位定时脉冲的周期之差为第78页/共121页|T|nT20 则锁相环将无法使收端位同步脉冲的相位与输入信号的相位同步，这时，由频差所造成的相位差就会逐渐积累。因此，我们根据00212nFnTT02021nFFfsnFfs20式（9.2-15）就是求得的同步带宽表示式。第79页/共121页 9.2.3位同步相位误差对性能的影响位同步相位误差对性能的影响 位同步的相位误差e主要是造成位定时脉冲的位移，使抽样判决时刻偏离最佳位置。在第5、7章推导的误码率公式，都是在最佳抽样判决时刻得到的。当位同步存在相位误差e（或Te）时，必然使误码率Pe增大。为了方便起见，我们用时差Te代替相差e对系统误码率的影响。设解调器输出的基带数字信号如图 9-22（a）所示，并假设采用匹配滤波器法检测，即对基带信号进行积分、取样和判决。若位同步脉冲有相位误差Te（图9-22（b）)，则脉冲的取样时刻就会偏离信号能量的最大点。第80页/共121页图 9 23 相位误差对性能的影响第1码元第2码元 第3码元100110tttTe2Tet1t2t3t42Tet5t6(a)(b)(c)第81页/共121页 从图 9-22（c）可以看到，相邻码元的极性无交变时，位同步的相位误差不影响取样点的积分输出能量值，在该点的取样值仍为整个码元能量E，图（c）中的t4和t6时刻就是这种情况。而当相邻码元的极性交变时，位同步的相位误差使取样点的积分能量减小，如图t3点的值只是（T-2Te）时间内的积分值。由于积分能量与时间成正比，故积分能量减小为（1-2Te/T）E。通常，随机二进制数字信号相邻码元有变化和无变化的概率各占1/2，所以系统的误码率分为两部分来计算。相邻码元无变化时，仍按原来相应的误码率公式计算；相邻码元有变化时，按信噪比（或能量）下降后计算。以2PSK信号最佳接收为例，考虑到相位误差影响时，其误码率为第82页/共121页00/)21(4141nTTEerfcnEerfcPee第83页/共121页 数字通信时，一般总是以若干个码元组成一个字，若干个字组成一个句，即组成一个个的“群”进行传输。群同步的任务就是在位同步的基础上识别出这些数字信息群（字、句、帧“开头”和“结尾”的时刻，使接收设备的群定时与接收到的信号中的群定时处于同步状态。群同步实现的方法群同步实现的方法实现群同步，通常采用的方法是起止式同步法和插入特殊同步码组的同步法。而插入特殊同步码组的方法有两种：一种为连贯式插入法，另一种为间隔式插入法。第84页/共121页 1.连贯式插入法连贯式插入法 连贯插入法，又称集中插入法。它是指在每一信息群的开头集中插入作为群同步码组的特殊码组，该码组应在信息码中很少出现，即使偶尔出现，也不可能依照群的规律周期出现。接收端按群的周期连续数次检测该特殊码组，这样便获得群同步信息。连贯插入法的关键是寻找实现群同步的特殊码组。对该码组的基本要求是：具有尖锐单峰特性的自相关函数；便于与信息码区别；码长适当，以保证传输效率。符合上述要求的特殊码组有：全0码、全1码、1与0交替码、巴克码、电话基群帧同步码0011011。目前常用的群同步码组是巴克码。第85页/共121页 (1)巴克码巴克码 巴克码是一种有限长的非周期序列。它的定义如下：一个n位长的码组x1,x2,x3，xn，其中xi的取值为+1或1，若它的局部相关函数11)(ijniixxjRj=00jnnj 0,0或,1,0 则称这种码组为巴克码，其中j表示错开的位数。目前已找到的所有巴克码组如表 9-1 所示。其中的、号表示xi的取值为+1、-1，分别对应二进制码的“1”或“0”。第86页/共121页表表 9-1 巴克码组巴克码组 n巴克码组2 (11)3 （110）4(1110)；(1101)5(11101)7(1110010)11(11100010010)13(1111100110101)第87页/共121页以7位巴克码组+-+-为例，它的局部自相关函数如下：当j=0时，R(j)=1+1+1+1+1+1+1=7当j=1时，R(j)=xixi+1=1+1-1+1-1-1=0 同样可求出j=3，5，7时R（j）=0；j=2，4，6时R（j）=-1。根据这些值，利用偶函数性质，可以作出7位巴克码的R（j）与j的关系曲线，如图 9-24 所示。由图可见，其自相关函数在j=0时具有尖锐的单峰特性。这一特性正是连贯式插入群同步码组的主要要求之一。712iix712iix第88页/共121页图 9 24 7位巴克码的自相关函数R(j)765432112345671j12345670第89页/共121页 (2)巴克码识别器巴克码识别器 仍以7位巴克码为例。用7级移位寄存器、相加器和判决器就可以组成一个巴克码识别器，如图 9-25 所示。当输入码元的“1”进入某移位寄存器时，该移位寄存器的1端输出电平为+1，0端输出电平为-1。反之，进入“0”码时，该移位寄存器的0端输出电平为+1，1端输出电平为-1。各移位寄存器输出端的接法与巴克码的规律一致,这样识别器实际上是对输入的巴克码进行相关运算。当一帧信号到来时，首先进入识别器的是群同步码组，只有当7位巴克码在某一时刻（如图9-26(a)中的t1）正好已全部进入7位寄存器时，7位移位寄存器输出端都输出+1，相加后得最大输出+7，其余情况相加结果均小于+7。若判别器的判决门限电平定为+6，那么就在7位巴克码的最后一位0进入识别器时，识别器输出一个同步脉冲表示一群的开头，如图 9-26(b)所示。第90页/共121页图 9 25 巴克码识别器01(7)01(6)01(5)01(4)01(3)01(2)01(1)相 加判决输入码元移位方向第91页/共121页图 9 26 识别器的输出波形11100101110010巴克码信息码信息码ttt1t1一群识别器输入识别器输出(a)(b)第92页/共121页 巴克码用于群同步是常见的，但并不是惟一的，只要具有良好特性的码组均可用于群同步，例如PCM30/32路电话基群的连贯隔帧插入的帧同步码为0011011。第93页/共121页 2.间隔式插入法间隔式插入法 间隔式插入法又称为分散插入法，它是将群同步码以分散的形式均匀插入信息码流中。这种方式比较多地用在多路数字电路系统中，如PCM 24路基群设备以及一些简单的M系统一般都采用1、0交替码型作为帧同步码间隔插入的方法。即一帧插入“1”码，下一帧插入“0”码，如此交替插入。由于每帧只插一位码，那么它与信码混淆的概率则为1/2，这样似乎无法识别同步码，但是这种插入方式在同步捕获时我们不是检测一帧两帧，而是连续检测数十帧，每帧都符合“1”、“0”交替的规律才确认同步。第94页/共121页第95页/共121页第96页/共121页第97页/共121页异或门延 迟 一 位禁门 N接 收 码 元位 同 步 码本地群码分 路 定 时 脉 冲?ced fab第98页/共121页第99页/共121页第100页/共121页第101页/共121页第102页/共121页第103页/共121页 3.起止式同步法起止式同步法 数字电传机中广泛使用的是起止式同步法。在电传机中，常用的是五单位码。为标志每个字的开头和结尾，在五单位码的前后分别加上 1 个单位的起码（低电平）和个单位的止码（高电平），共个码元组成一个字，如图 9-23 所示。收端根据高电平第一次转到低电平这一特殊标志来确定一个字的起始位置，从而实现字同步。这种单位码（码元的非整数倍）给数字通信的同步传输带来一定困难。另外，在这种同步方式中，个码元中只有5个码元用于传递消息，因此传输效率较低。第104页/共121页 图 9 23 起止式同步波形止起15个码元1.5止第105页/共121页 群同步系统的性能群同步系统的性能 群同步性能主要指标是同步可靠性（包括漏同步概率P1和假同步概率P2）及同步建立时间ts。下面，我们主要以连贯插入法为例进行分析。1.漏同步概率漏同步概率P1 由于干扰的影响，接收的同步码组中可能出现一些错误码元，从而使识别器漏识已发出的同步码组，出现这种情况的概率称为漏同步概率，记为P1。以n位巴克码识别器为例，设判决门限为6，此时 7 位巴克码只要有一位码出错，7位巴克码全部进入识别器时相加器输出由7变为5，因而出现漏同步。如果将判决门限由6降为4，则不会出现漏识别，这时判决器允许 7 位巴克码中有一位码出错。第106页/共121页 漏同步概率与群同步的插入方式、群同步码的码组长度、系统的误码概率及识别器电路和参数选取等均有关系。对于连贯式插入法，设n为同步码组的码元数，Pe为码元错误概率，m为判决器允许码组中的错误码元最大数，则Pr(1-P)n-r表示n位同步码组中，r位错码和（n-r）位正确码同时发生的概率。当rm时，错码的位数在识别器允许的范围内，Crn表示出现r个错误的组合数，所有这些情况，都能被识别器识别，因此未漏概率为rnrmrrnppc)1(0故漏同步概率为 P1=1-rnmrrrnppc)1(0第107页/共121页 2.假同步概率假同步概率P2 假同步是指信息的码元中出现与同步码组相同的码组，这时信息码会被识别器误认为同步码，从而出现假同步信号。发生这种情况的概率称为假同步概率，记为P2。假同步概率P2是信息码元中能判为同步码组的组合数与所有可能的码组数之比。设二进制数字码流中,1、0码等概率出现，则由其组合成n位长的所有可能的码组数为2n个，而其中能被判为同步码组的组合数显然也与m有关。如果错0位时被判为同步码，则只有C0n个（即一个）；如果出现r位错也被判为同步码的组合数为Crn,则出现rm种错都被判为同步码的组合数为Crn，因而可得假同步概率为mr 0第108页/共121页 比较式（9.4-3）和式（9.4-4）可见，m增大（即判决门限电平降低），P1减小，P2增大，所以两者对判决门限电平的要求是矛盾的。另外，P1和P2对同步码长n的要求也是矛盾的，因此在选择有关参数时，必须兼顾二者的要求。CCITT建议PCM基群帧同步码选择 7 位码。3.同步平均建立时间同步平均建立时间ts 对于连贯式插入法，假设漏同步和假同步都不出现，在最不利的情况，实现群同步最多需要一群的时间。设每群的码元数为N（其中n位为群同步码），每码元的时间宽度为T，则一群的时间为NT。在建立同步过程中，如出现一次漏同步，则建立时间要增加NT；如出现一次假同步，建立时间也要增加NT，因此，帧同步的平均建立时间为第109页/共121页 ts(1+P1+P2)NT (9.3-6)由于连贯式插入同步的平均建立时间比较短，因而在数字传输系统中被广泛应用。第110页/共121页 群同步的保护群同步的保护 同步系统的稳定和可靠对于通信设备是十分重要的。在群同步的性能分析中我们知道，漏同步和假同步都是影响同步系统稳定可靠工作的因素，而且漏同步概率P1与假同步概率P2对电路参数的要求往往是矛盾的。为了保证同步系统的性能可靠，提高抗干扰能力，在实际系统中要有相应的保护措施，这一保护措施也是根据群同步的规律而提出来的，它应尽量防止假同步混入，同时也要防止真同步漏掉。最常用的保护措施是将群同步的工作划分为两种状态，即捕捉态和维持态。第111页/共121页 为了保证同步系统的性能可靠，就必须要求漏同步概率P1和假同步概率P2都要低，但这一要求对识别器判决门限的选择是矛盾的。因此，我们把同步过程分为两种不同的状态，以便在不同状态对识别器的判决门限电平提出不同的要求，达到降低漏同步和假同步的目的。捕捉态：判决门限提高，即m减小，使假同步概率P2下降。维持态：判决门限降低，即m增大，使漏同步概率P1下降。连贯式插入法群同步保护的原理图如图 9-29 所示。在同步未建立时，系统处于捕捉态，状态触发器C的Q端为低电平，此时同步码组识别器的判决电平较高，因而减小了假同步的概率。第112页/共121页图 9 29 连贯式插入法群同步保护的原理图 分频器位同步置“0”与门3或门与门1识别器收码调门限电平与门4N2置“0”与门2群同步输出状态发生器 CSRQQ第113页/共121页 一旦识别器有输出脉冲，由于触发器的-端此时为高电平，于是经或门使与门1有输出。与门1的一路输出至分频器使之置“1”，这时分频器就输出一个脉冲加至与门2，该脉冲还分出一路经过或门又加至与门1。与门1的另一路输出加至状态触发器C，使系统由捕捉态转为维持态，这时Q端变为高电平，打开与门2，分频器输出的脉冲就通过与门2形成群同步脉冲输出，因而同步建立。同步建立以后，系统处于维持态。为了提高系统的抗干扰和抗噪声的性能以减小漏同步概率，具体做法就是利用触发器在维持态时Q端输出高电平去降低识别器的判决门限电平，这样就可以减小漏同步概率。另外同步建立以后，若在分频器输出群同步脉冲的时刻，识别器无输出，这可能是系统真的失去同步，也可能是由偶然的干扰引起的，只有连续出现N2次这种情况才能认为真的失去同步。第114页/共121页 这时与门1连续无输出，经“非”后加至与门4的便是高电平，分频器每输出一脉冲，与门4就输出一脉冲。这样连续N2个脉冲使“N2”电路计满，随即输出一个脉冲至状态触发器C，使状态由维持态转为捕捉态。当与门1不是连续无输出时，“N2”电路未计满就会被置“0”，状态就不会转换，因此增加了系统在维持态时的抗干扰能力。同步建立以后，信息码中的假同步码组也可能使识别器有输出而造成干扰，然而在维持态下，这种假识别的输出与分频器的输出是不会同时出现的，因而这时与门1就没有输出，故不会影响分频器的工作，因此这种干扰对系统没有影响。第115页/共121页第116页/共121页异或门非N1状态C与门1SRQQ本地群码接收码元置“0”置“0”解调器与门2延迟一位N2第117页/共121页第118页/共121页第119页/共121页第120页/共121页