资源描述
会计学1第1页/共81页第2页/共81页EA第3页/共81页EAEA第4页/共81页第5页/共81页第6页/共81页0INT1INT第7页/共81页第8页/共81页8051内部数 据 存 储器的配置 第9页/共81页第10页/共81页第11页/共81页 注：+ 8052有 +仅89S52有第12页/共81页第13页/共81页第14页/共81页第15页/共81页第16页/共81页第17页/共81页第18页/共81页第19页/共81页第20页/共81页第21页/共81页第22页/共81页第23页/共81页第24页/共81页第25页/共81页第26页/共81页第27页/共81页第28页/共81页第29页/共81页第30页/共81页第31页/共81页第32页/共81页第33页/共81页引 脚第二功能* P1.0T2(定时器计数器2外部输入)* P1.1T2EX(定时器计数器2 俘获重装触发器)*P1.5MOSI(ISP Flash 串行编程时指令输入)*P1.6MISO(ISP Flash 串行编程时数据输出)*P1.7SCK(ISP Flash 串行编程时外部时钟信号)P3.0RXD(串行输入端口)P3.1TXD(串行输出端口)P3.2(外部中断0)P3.3(外部中断1)P3.4T0(定时器计数器0的外部输入)P3.5T1(定时器计数器1的外部输入)P3.6(外部数据存储器写选通)P3.7(外部数据存储器读选通)注：*P1.0和*P1.1仅在8052中具有第二功能。 * P1.5、P1.6、P1.7仅在89S系列单片机中作为Flash存储器编程接口。第34页/共81页D QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 2. output pin is Vcc1. write a 1 to the pin10output 1TB1TB2第35页/共81页D QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 1. write a 0 to the pin01output 0TB1TB2第36页/共81页D QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 2. MOV A,P1 external pin=High1.write a 1 to the pin MOV P1,#0FFH103. Read pin=1 Read latch=0 Write to latch=11TB1TB2第37页/共81页D QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 2. MOV A,P1external pin=Low1.write a 1 to the pinMOV P1,#0FFH103. Read pin=1 Read latch=0 Write to latch=10TB1TB2第38页/共81页D QClk QVcc Load(L1)Read latchRead pinWrite to latchInternal CPU busM1P1.X pinP1.X 4. P1.X=12. CPU compute P1.X OR 1 001. Read pin=0 Read latch=1 Write to latch=0 (Assume P1.X=0 initially)1TB1TB23. write result to latch Read pin=0 Read latch=0 Write to latch=110这个演示执行指令ORL P1,#0FFH 的类似情况第39页/共81页引脚；如果端口或端口位作为源操作数，则指令为读引脚。第40页/共81页第41页/共81页第42页/共81页扩展外部RAM时使用, 控制信号。除上述情况外，则可以当作I/O引脚用。第43页/共81页第44页/共81页D74LS373ALEP0.0 P0.7PSENA0 A7D0 D7P2.0 P2.7A8 A15OEOCEAG8051ROM第45页/共81页D74LS373ALEP0.0 P0.7PSENA0 A7D0 D7P2.0 P2.7A8 A12OEOCEAG8051ROM1. Send address to ROM2. 74373 latches the address and send to ROMAddress第46页/共81页D74LS373ALEP0.0 P0.7PSENA0 A7D0 D7P2.0 P2.7A8 A12OEOCEAG8051ROM2. 74373 latches the address and send to ROMAddress3. ROM send the instruction back第47页/共81页第48页/共81页第49页/共81页第50页/共81页第51页/共81页 8051 CPU 时序第52页/共81页第53页/共81页第54页/共81页第55页/共81页第56页/共81页第57页/共81页第58页/共81页第59页/共81页第60页/共81页第61页/共81页第62页/共81页第63页/共81页第64页/共81页第65页/共81页磕睡，到一定时间，狗饿了，就会大叫起来，把主人吵醒。第66页/共81页第67页/共81页第68页/共81页第69页/共81页第70页/共81页第71页/共81页 IDL(PCON.0) 空闲方式位。IDL=1时,激活空闲方式PD (PCON.1) 掉电方式位。PD= 1时,激活掉电方式2.9.1第72页/共81页第73页/共81页第74页/共81页第75页/共81页第76页/共81页第77页/共81页第78页/共81页PSEN第79页/共81页第80页/共81页
展开阅读全文