数字逻辑电路实验指导书

.wd.数字逻辑电路实验指导书2013年6月前 言数字逻辑电路是计算机科学与技术及相关专业的一门专业根基课，是一门重点课程。在计算机硬件的各个领域中均会用到数字逻辑的有关知识。本实验课程的主要目的是使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练。本实验指导书的内容主要包括门电路逻辑功能及测试、组合逻辑电路的分析与设计、译码器、选择器、触发器、计数器、时序逻辑电路的分析与设计等的综合实验。实验的重点是通过实验认识并验证各种集成芯片工作原理及其相关本卷须知；实验的难点也在于用所学知识设计综合性实验。数字逻辑电路实验作为计算机各专业数字逻辑课程的一个重要环节。在这一环接中，数字逻辑侧重讨论各种集成芯片，学会设计简单的电路。因此，它的先修课程是计算机根基、离散数学、大学物理、模拟电子线路等。本实验指导书以素质教育为目标，力求使学生通过实验加深对根基知识的理解，同时强化实际的动手能力，切实做到理论与实际应用相结合。本书中所涉及的实验都是以启东市东疆计算机生产的DJ-SD型数字逻辑实验箱为模板进展讲解，由于编者水平有限，书中难免存在纰漏之处，恳请各位同仁赐教。实 验 须 知数字逻辑电路实验课程是一门专业根基课，具有很强的实践性，是数字逻辑电路教学中必不可少的环节。使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练，为后续专业课的学习打下坚实的根基。在实验的过程中需要注意一下两点问题：一、实验要求：1做好课前的预习准备工作。为了能够保证实验的顺利进展，且提高实验效率，实验前必须做好充分的预习，仔细阅读将要做的实验内容，复习相关理论知识，明确实验目的和要求，熟悉实验要用到的芯片功能及各引脚的作用，熟悉实验原理、实验步骤和实验本卷须知，对思考题、实验的结果和可能出现的问题进展分析和预估，并将相应的预习结果记录下来，以备使用。2按时进入实验室进展实验，并在实验开场之前，认真检查实验仪器，领取实验要用的芯片，如有问题及时向教师反响，未经许可，不得擅自更换实验设备。3实验过程中，认真按照实验步骤和教师的要求完成，并记录数据，实事求是。4接线和拆线时要轻拿轻放，不能死拉硬拽；连接芯片时要注意接地和接电源的引脚位置，防止反接时芯片过热烧毁，接通电源之前再次检查电路连接是否正确，尽量减少导线和芯片等耗材的损坏。5实验过程中，要保持实验室的干净和整洁，不准将零食带入实验室，不准吸烟，不可大声喧哗、随意谈笑。6实验完毕，要将所用的实验仪器、试验箱、导线整理好，将芯片放回原处。二、安全用电：安全用电是实验中始终需要注意的重要问题，在实验的过程中，为了防止触电事故的发生，确保人身和设备安全，必须做到以下几点：1注意要先连线再通电，先断电再拆线，严禁带电接线、改线、拆线，接通电源之前须通知同组同学，以防触电事故。2严禁在实验过程中触及带电部位，一旦遇到触电事故，应立即切断电源。3实验过程中，要随时注意设备仪器的工作情况，如果发现有超流量、过热、异味、冒烟等现象，应立即切断电源。三、实验报告书写要求：书写实验报告是实验课的主要环节之一，通过实验报告的书写，可以系统的梳理和分析实验课中所获得的知识，以及实验中的缺乏之处，同时提高了学生的总结能力。实验报告主要包括以下内容：1） 实验目的；2） 实验仪器；此项内容要清楚罗列出实验要用到的仪器和芯片型号、个数。3） 实验内容； 此项中概述本次实验中需要做的实验工程。4） 实验步骤； 详细介绍实验过程、需要用到的电路图、如何连线、数据的预估及实验结果、错误分析等。5） 思考题；通过实验，认真思考和解答实验指导书中所列的思考题。6） 总结该项是学生写出对本次实验的总体感受，如学到什么、个人在实验中有什么不好的习惯、在连线调试时发现了什么错误、如何处理错误、在后继的实验中还要注意那些缺乏等。目 录实验一门电路逻辑功能及测试6实验二组合逻辑电路的分析与设计13实验三编码器和译码器17实验四数据选择器和数值比较器21实验五触发器一25实验六触发器二30实验七时序电路分析和设计33实验八移位存放器功能测试及其应用36实验九计数器40实验十 555定时器功能测试及其应用45附录50实验一门电路逻辑功能及测试一、实验目的1熟悉数字电路箱的构造、 基本功能和使用方法；2熟悉各种逻辑门电路的逻辑符号和逻辑功能；3掌握各种常用集成门电路逻辑功能的验证方法；4熟悉所用集成电路的引脚位置及各引脚用途。5了解由与非门所组成的其他门电路的分析方法；6掌握由与非门组成非门的三种方法及其构造原理。二、实验仪器1数字逻辑电路实验箱；2配套芯片：74LS00 二输入端四与非门 2个 74LS10三输入端三与非门 1个74LS20 四输入端二与非门 1个74LS86二输入端四异或门1个3导线假设干。三、实验原理集成逻辑门电路是最简单、最 基本的数字集成元件，是数字逻辑电路的 基本组成但愿，任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。虽然中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此,掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的 基本功之一。另外，门电路也是开关电路的一种，它具有一个或多个输入端，只有一个输出端，当一个或多个输入端有信号时其输出才有信号。门电路在满足一定条件时，按一定规律输出信号，起着开关作用。 基本门电路有与门、或门、非门三种，也可将其组合而构成与非门、或非门、异或门、同或门和与或非门五种常用的组合逻辑门。本实验中主要选用了TTL74LS系列与非门和异或门进展参数的实验测试，以掌握门电路的主要参数的意义和测试方法。图1-1为74LS00芯片的引脚图，图1-2为其中一个与非门电路原理图，其 基本功能是：只有在输入信号A、B全为高电平时输出才为低电平，否那么，输出都为高电平。输出与输入的逻辑关系为：。74LS10和74LS20芯片的 基本原理与74LS00一致，只是输入端的个数不同，74LS10是三个输入端的与非门芯片，74LS20是四个输入端的与非门芯片。图1-1 74LS00芯片引脚图图1-2 两输入与非门原理图74LS86为异或门芯片图1-374LS86芯片引脚图，其中有四个异或门，如图1-4所示，每个异或门有两个输入端和一个输出端，其 基本功能是：当两个输入端相异(即一个为0，另一个为1)时，输出为1；当两个输入端一样时同为0或者同为1，输出为0。即：Y=AB=AB+AB。图1-374LS86芯片引脚图图1-4 两输入与非门原理图四、预习要求1复习各种门电路的工作原理及相应的逻辑表达式；2熟悉所用集成电路的引线位置及各引线的功能、用途；3将各门电路理论值标在真值表上，以便在实验中验证；4阅读本节实验说明，预习相关内容。五、实验内容1熟悉数字逻辑电路实验箱的使用方法；2检测芯片的逻辑功能74LS00、74LS10、74LS20、74LS86；3用与非门组成其他门电路，并测试验证。六、实验步骤实验前先检查数字电路实验箱的电源是否正常，然后选择实验将要使用的集成芯片进展实验。1 数字电路实验箱的介绍DJ-SD型数字逻辑实验仪是DJ系列产品之一，它适用于数字逻辑电路、脉冲电路等课程的教学实验，同时也适用于相关电子课程设计、产品开发及科研。该实验仪在吸取国内外同类产品优点的根基上设计定型的，它具有设计精良、性能稳定、接触可靠、使用方便等特点，为开发型实验创造了理想的实验环境，是广阔高等院校实验室首选产品。DJ-SD系列数字逻辑实验仪主要由电源接口、通用电路单元、面包板、各式IC插座等组成。通用电路包括四位8421BCD码LED显示器，1位LED显示器，时钟电路，时序启停电路，手动单脉冲电路，可调连续脉冲发生器，频率计，十六位二进制电平显示开关，十六位二进制电平输入开关，逻辑笔、电位器组等。DJ-SD1实验箱的系统构造框图如1-5所示：BCD码LED七段显示电位器组电源及开关可调连续脉冲手动单脉冲时序及固定脉冲数字频率计逻辑笔逻辑电平显示逻辑电平输入开关面包板区IC插座IC插座IC插座或阻容元件区图1-5DJ-SD1实验箱的系统构造框图2 检测芯片的逻辑功能为了验证某一种门电路功能，首先选定元件型号，并正确连接好元件的工作电压端。1选用两输入与非门74LS00一只，插入实验板上的IC插座，在断电的情况下，按图1-2接线，输入端A、B分别接K1K2电平开关输出插口，每个端都可以独立提供逻辑“0和“1两种状态，输出端接电平显示发光二极管L1L16中任意一个，特别注意Vcc及地线不能接错。表1-1真值表输 入输 出ABY理论值Y实验值1H1H1H0L0L1H0L0L检查连线无误后，接通电源，并将输入电平开关按表1-1所列值进展变化，分别测出对应的逻辑状态，并将结果记录填入表1-1中。74LS00中有四个两输入的与非门，按照刚刚所描述的方法，依次检测另外三个，并将结果记录，以备后面实验使用。2分别选用三输入与非门74LS10和四输入与非门74LS20各一只，插入实验板上的IC插座，按照1中所述方法进展测试，并将结果记录。3选取二输入四异或门电路74LS86，按图1-4接线，输入端A、B接输入电平开关，再把Y接发光二极管，仍按照表1-1中所示改变输入值，并记录对应结果。3用与非门组成其他门电路1组成非门如图1-6所示，将一个两输入与非门的A、B输入端连接在一起，将多个输入端变成一个输入端，即可实现非门功能，理论推导如下：Y=AB 且 A=B 所以 Y=AB =AA =A 即： Y=A图1-6 由与非门构成非门电路根据图1-6进展连线，按照表1-2中所列输入的变化而改变电路输入的值，并将理论推导结果和实验结果分别填入表1-2：表1-2 用与非门构造非门所得理论和实验结果输 入输 出AY理论值Y实验值1H0L除了用与非门构造非门功能以外，还可以使用74LS04非门芯片芯片的引脚图见附录。2组成与门如图1-7所示，4、5、6三个引脚所构造的就是1中所述的非门，在此根基上再加一个非门1、2、3引脚，即可构造与门，理论推导如下：Y=(AB)=AB 即：Y=AB图1-7 由与非门构成与门电路根据图1-7进展连线，按照表1-3中所列输入的变化而改变电路输入的值，并将理论推导结果和实验结果分别填入表1-3：表1-3 用与非门构造与门所得理论和实验结果输 入输 出ABY理论值Y实验值1H1H1H0L0L1H0L0L3组成或门电路构造如图1-8所示，由与非门所构造的或门，理论推导如下：Y=(AB)根据反演率可得： Y=A+B=A+B图1-8 由与非门构成或门电路根据图1-8进展连线，按照表1-4中所列输入的变化而改变电路输入的值，并将理论推导结果和实验结果分别填入表1-4：表1-4 用与非门构造或门所得理论和实验结果输 入输 出ABY理论值Y实验值1H1H1H0L0L1H0L0L4组成异或门电路构造如图1-8所示，由与非门所构造的异或门，理论推导如下：Y=(AB)A) (AB)B)=(AB)A+(AB)B=(A+B)A+(A+B)B=AB+AB图1-9 由与非门构成异或门电路根据图1-9进展连线，按照表1-5中所列输入的变化而改变电路输入的值，并将理论推导结果和实验结果分别填入表1-5：表1-5 用与非门构造异或门所得理论和实验结果输 入输 出ABY理论值Y实验值1H1H1H0L0L1H0L0L七、数据记录与处理实验前预习，把对电路进展理论推导的结果记录填入表中；在实验过程中，再将实验结果记录填入表中；并将理论值和实验值比较，得出相应结论，如：“实验值与理论值一致，实验成功，与非门功能正常、“实验值与理论值不一致，与非门功能不正常、“实验值与理论值一致，异或门功能实现、“实验值与理论值一致，异或门功能没实现等。八、实验本卷须知1上实验课前，必须预习。2TTL与非门对电源电压的稳定性要求较严，只允许在+5V上有10%的波动，如果高于+5.5V会使芯片损坏，低于+4.5V又易导致器件的逻辑功能不能正常；如果集成块的接地端接到-5V会烧坏芯片；另，每个芯片在使用的时候注意电源和地的连接，如果接反也会烧坏芯片。3制止带电接线：对线路进展重新接线时，应关掉实验箱的电源，以防损坏元件和实验箱。4插、拔连线时，抓住插头，不可以拉线，以免损坏导线，开场连线前，需要先测量导线内部是否导通。5闲置输入端的处理：理论上，闲置的输入端可以悬空，但实际连线时尽量不要悬空，否那么会产生干扰，影响实验结果，如与非门不用的输入端最好接高电平，不能接低电平。6做完实验，需经教师检查实验结果，最后关闭电源，将实验箱整理好，才可离开。九、思考题1怎样判断门电路逻辑功能是否正常2与非门一个输入端接入连续脉冲，其余端什么状态是允许脉冲通过的什么状态不允许脉冲通过3与非门又称可控方向门，为什么实验二 组合逻辑电路的分析与设计一、实验目的1掌握组合逻辑电路的分析方法，并验证其逻辑功能；2掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现；二、实验仪器1数字逻辑电路实验箱；2配套芯片： 74LS00 二输入端四与非门 2个 74LS10三输入端三与非门 1个74LS20 四输入端二与非门 1个74LS86二输入端四异或门1个3导线假设干。三、实验原理集成逻辑门电路是最简单、最 基本的数字集成元件，是数字逻辑电路的 基本组成单元，任何复杂的数字逻辑电路都是由门电路所构成。数字逻辑电路又分为组合逻辑电路和时序逻辑电路两大类，其中组合逻辑电路的最大特点是任意时刻电路的输出信号仅仅取决于该时刻的输入信号，而与此信号输入前电路所处的状态无关。组合逻辑电路的分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系。一般是从逻辑图的输入级开场，逐级写出逻辑表达式，然后利用公式法化简或卡诺图法化简，得到最简的输出逻辑函数表达式，画出真值表，并对真值表进展分析，确定逻辑功能。组合逻辑电路的设计流程如图2-1所示，其中“最简逻辑表达式是指电路所用的门电路个数和种类都最少，且门电路之间的连线也最少。逻辑抽象所需逻辑功能真值表卡诺图法或公式法化简最简逻辑表达式逻辑电路图图2-1组合逻辑电路设计流程四、预习要求1阅读本节实验说明，复习组合逻辑电路的分析与设计步骤，以及半加器、全加器的工作原理和特点；2写出本实验中给出的组合逻辑设计相关题目的设计过程，并画出电路图，以便实验验证；3了解本实验中所用集成电路的逻辑功能和使用方法。五、实验内容1组合逻辑电路的分析；2组合逻辑电路的设计。六、实验步骤1组合逻辑电路功能测试：用一片74LS00和一片74LS10组成图2-2所示的逻辑电路，为了便于接线和检查，图中已注明芯片编号及各引脚对应的编号。其中输入端A、B、C接电平开关K1、K2、K3，F是输出端，接发光二极管L管，通过发光二极管是否发光，判断输出的值。图2-2按照表2-1的要求改变输入端A、B、C的状态，将输出端的状态填表并写出F的逻辑表达式，将实验结果与理论值比较，最后判断该组合逻辑电路的逻辑功能。表2-1输 入输 出ABCY理论值Y实验值0000010100111001011101112测试用异或门和与非门组成的半加器的逻辑功能：图2-3是一个多输出的组合逻辑电路，由一片74LS00和一片74LS86组成，该电路实现的是半加器功能，A、B是加数和被加数，Y是本位和输出端，Z是进位输出端。在实验箱上分别用异或门和与非门连接构造该电路，A、B接电平开关K，Y、Z接输出L。图2-3按照表2-2改变A、B的状态，并将输出端的状态填表，写出F的逻辑表达式，最后比较实验结果与理论值，总结实验是否成功。表2-2输 入输 出ABY理论值Y实验值Z理论值Z实验值000001013组合逻辑电路设计：1设计一个三人表决电路，有A、B、C三个裁判，其中A为主裁判，其余两人是副裁判，只有两个或两个以上的裁判同时同意时其中一个必须为主裁判，表决才可以通过，试用门电路实现此功能。2设计一位全加器：假设Ai、Bi为被加数和加数，Ci-1为低位进位输入端，Ci为向高位进位输出端，Si为本位和输出端，试用门电路设计实现全加器的逻辑功能并连线进展测试，并将测试结果记入表2-3中，与理论值进展比较看逻辑功能是否一致。表2-3输 入输 出AiBiCi-1Si理论值Si实验值Ci理论值Ci实验值000001010011100101110111七、数据记录与处理实验前按照预习要求做好充分准备，详细书写组合逻辑电路的分析和设计的理论推导过程，并记录理论结果，以备实验时使用；独立进展实验，完成芯片的检测和连线，并将实验结果记录填入表中；最后将理论值和实验值比较，得出相应结论，如果实验没有成功，查找失败原因并记录。八、实验本卷须知1实验课前，必须预习；2如果实验值和理论值不一致，且理论推导正确，那么说明实验失败，需查找失败原因并记录；3做完实验，需经教师检查实验结果，最后关闭电源，将实验箱整理好，才可离开。九、思考题1最简的组合电路是否就是最正确的组合电路2列出全减器的真值表。实验三 编码器和译码器一、实验目的1了解编码器的逻辑功能；2熟悉集成译码器的逻辑及其应用电路；二、实验仪器1数字逻辑电路实验箱；2配套芯片： 74LS00 二输入端四与非门 1个 74LS1488-3线译码器优先编码器 1个74LS1383-8线译码器 1个74LS139双2-4线译码器 1个3导线假设干。三、实验原理编码器的功能是从m个输入中选择一个，编成一组由n位二进制所组成的代码并行输出。它是一种多输入、多输出的组合逻辑电路，虽然有多个输入端，但在任一时刻只会有一个输入端有效。优先编码器那么是指能够识别信号的优先级并进展编码的逻辑部件。优先编码器74LS148图3-1的作用是将输入I0I7八个输入状态分别编成二进制码输出，它有八个输入端，三个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志位GS，优先级分别从I7至I0递减，如果某一时刻同时有多个输入端输入有效电平，那么只会对优先级高的那个输入端进展编码。译码是编码的逆过程，译码器就是将输入端给定的代码译成相应状态输出的电路，双2-4线译码器74LS139中每个2-4线译码器都包含有两个二进制码输入端A、B、四个输出端Y0、Y1、Y2、Y3和一个使能端G，当G=0时，译码器能够正常工作，当G=1时，译码器不能工作，此时，四个输出端全部输出高电平“1。3-8线译码器74LS138包含三个二进制码输入端A2、A1、A0、八个输出端Y0 Y7和三个使能端S1、S2、S3，只有当S1S2S3=1时，译码器可以正常工作，否那么，不能正常工作，全“1”输出。四、预习要求1熟悉74LS148的功能、各引线位置及其作用；2熟悉74LS138、74LS139的功能、各引线位置及其作用； 3理解译码器扩展电路的连接构造，如：用两个74LS138如何构造成4-16线译码器。五、实验内容18-3线优先编码器74LS148逻辑功能的测试；2译码器74LS138、74LS139逻辑功能的测试；3译码器的扩展。六、实验步骤18-3线优先编码器74LS148逻辑功能的测试：按照图3-1所示的74LS148的引脚连线图连接芯片，I0I7八个输入端和使能输入端EI连接试验箱上的输入电平开关，EI是用来控制芯片是否能够正常编码，A0A2三个输出端和使能输出端EO、GS连接试验箱中电平输出端，EO是用来判断芯片是否正常工作，该使能端主要用于74LS148之间的级联；GS是用来判断74LS148输入端是否有输入，如果有输入，GS输出低电平，否那么，输出高电平，优先级分别从I7至I0递减，如果某一时刻同时有多个输入端输入有效电平，那么只会对优先级高的那个输入端进展编码。将测试结果填入表3-1中。图3-1 74LS148引脚连线示意图图3-1 74LS148功能表输 入输 出EII0I1I2I3I4I5I6I7A2A1A0EOGS1011111111000010011001110011110011111001111110011111112译码器逻辑功能的测试：174LS138测试将3-8线译码器74LS138按照图3-2接线，按表3-2改变输入电平，并各输入值所对应的输出状态填入表中。图3-2译码器74LS138图3-2 74LS138功能表使能输入输 入输 出S1S1S1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y701111100000100001100010100011100100100101100110100111274LS139测试将双2-4线译码器74LS139按照图3-3接线，按表3-3改变输入电平，并各输入值所对应的输出状态填入表中，并分别判断输入端、输出端和使能端是高电平有效还是低电平有效。表3-3 74LS139功能表图3-3 双2-4线译码器74LS1393设计：译码器的转换将双2-4线译码器转换为3-8线译码器：a.设计并画出转换电路图；b.在实验箱上将芯片接线并验证设计是否正确；c.设计并填写该3-8线译码器功能表。七、数据记录与处理实验前熟悉编码器和译码器的功能，及本实验所用芯片的各引脚作用、连接方法，以便实验验证；对于译码器转换局部，实验前须有相应的设计图及功能分析表，实验后要有相关的实验数据，并分析实验中出现的问题，总结编码器和译码器的使用体会。八、实验本卷须知1假设优先编码器74LS148的输出始终为“111”，那么可能是74LS148的输入使能端没有设置为有效电平低电平。2如果需要两个或两个以上芯片配合使用，应注意所有的集成电路芯片都必须接电源和地，否那么不工作。3所画的设计图时需标出相应的集成块引脚号，以便实验时连线。九、思考题174LS148、74LS138和74LS139的输入使能端各有什么功能2总结用集成电路进展各种扩展电路的方法；3比较用门电路组成组合逻辑电路和应用专门集成电路各有什么优缺点。实验四数据选择器和数值比较器一、实验目的1熟悉数据选择器的逻辑功能及测试方法；2熟悉双踪示波器的使用方法；3了解用数据选择器的扩展方法。4熟悉四位数值比较器74LS85的逻辑功能及其应用电路；5了解数值比较器的扩展。二、实验仪器1数字逻辑电路实验箱；2双踪示波器；3配套芯片： 74LS00 二输入端四与非门 1个74LS153双4选1选择器 1个74LS85 四位数值比较器 2个4导线假设干。三、实验原理数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器，其功能类似一个单刀多掷开关即多路开关，有多个数据输入端，一个输出端，还有假设干选择控制端又称为地址码；，图4-1中有四路数据D0D3的输入端，通过选择控制端A1、A0的控制，从四路并行数据中选择一路送输出端Q。图4-1 4选1数据选择器功能示意图数值比较器是对输入的两个二进制数进展比较，判断大小关系的逻辑电路，比较的结果有大于、小于和等于三种结果。四、预习要求1熟悉74LS153的引线位置及各引线的功能、用途；2熟悉74LS85的引线位置及各引线的功能；3画出有关74LS85的应用的设计电路，以备实验时验证。五、实验内容1双4选1数据选择器74LS153的测试；2四位数值选择器74LS85的测试；374LS85的应用。六、实验步骤1数据选择器74LS153的测试：如图4-2，将双4选1数据选择器74LS153的使能端11G和选择段2B、14A接逻辑电平开关，将四个数据输入端3(1C3)6(1C0)分别连接试验箱上固定连续脉冲信号源中四个不同频率的信号：3250KHz、4100KHz、510KHz、61KHz，输出端71Y接示波器，分别调整选择端，可通过示波器观察到四种不同频率的脉冲信号。表4-1 74LS153功能测试结果图4-2 74LS153引脚图2数值比较器74LS85的测试：图4-3为四位数值比较器74LS85芯片引脚图，它可以实现输入端A、B两个数值大小的比较，其中数值A的四位二进制用A3A0表示，数值B的四位二进制用B3B0表示；引脚5、6、7分别对应的是比较输出端FAB、FA=B、FAB，连接试验箱的电平输出端，用于显示输出的值；引脚2、3、4分别对应的是低位地位比较输入端IAB，主要用于多个芯片级联使用。图4-2 74LS85引脚图按照表4-2改变输入数值A、B及低位比较输入端的值，并将测试结果填入表中：表4-2 74LS85功能测试结果输 入输 出A3 B3A2 B2A1 B1A0 B0IABIA=BIABFA=BFAB3A3 B2A3 =B3A2B1A3 =B3A2 =B2A1B0A3 =B3A2 =B2A1=B1A0B0A3 =B3A2 =B2A1=B1A0=B0HLLA3 =B3A2 =B2A1=B1A0=B0LHLA3 =B3A2 =B2A1=B1A0=B0LLH3 设计：集成数值比较器的扩展1用两片74LS85组成两个8位二进制数的数值比较器，画出设计电路图，并实验验证。2用两片74LS85组成三个4位二进制数的数值比较器，画出设计电路图，并实验验证。七、数据记录与处理1根据实验结果，分析并更好的理解数据选择器的逻辑功能，并分别判断出选择端A和B哪个是高位端，哪个是低位端，以及使能端G的有效电平。2通过对74LS85的测试，更好理解数值比较器的 基本功能，以及低位比较输入端的作用，为两个74LS85的级联做好准备。八、实验本卷须知174LS153的选择端A、B在使用的时候不能随意互换。2测试74LS153时，数据输入端所选择的信号的频率可以任意选，只要是四个不同频率的信号都可使用，但如果选择频率相差太大，较高频率的信号在示波器上显示时可能不会出现方波，而是显示两条直线，只需调整示波器将波形放大显示即可观察到波形。3两个四位数值比较器74LS85级联时，注意低位片的低位比较输入端的接法，不能全部都悬空。4设计局部须有相应的设计图，方可实验验证，不可凭空想象。九、思考题1如何用双4选1芯片74LS153实现8选1功能2试画出用门电路构造一位数值比较器的逻辑电路图。3如何用两个74LS85实现两个六位二进制数的数值比较功能假设要实现三个三位二进制数的比较，又该如何连接实验五触发器一一、实验目的1熟悉并掌握 基本RS触发器的电路构造、工作原理和功能测试方法；2掌握钟控RS触发器、钟控D触发器和钟控JK触发器的电路构造、工作原理和功能测试方法；3了解钟控T和T触发器的电路构造和功能。二、实验仪器1数字逻辑电路实验箱；2双踪示波器；3配套芯片： 74LS00 二输入端四与非门 3个4导线假设干。三、实验原理1 基本RS触发器，又称SR锁存器，其电路符号如图5-1所示，Sd是置“1”端，Rd是清“0”端，其逻辑功能是：1当Sd=1，Rd=0时，Q=0，Q=1，触发器处于“0”态；2当Sd=0，Rd=1时，Q=1，Q=0，触发器处于“1”态；3当Sd=1，Rd=1时，触发器保持原状态不变，Qn+1=Qn；4当Sd=0，Rd=0时，Q=Q=1，一旦输入信号同时撤销，即Sd和Rd同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”态，无法确定，即触发器状态不确定次态不定“1*。图5-2 钟控RS电路符号图5-1 SR锁存器电路符号2钟控RS触发器，又称电平RS触发器，是在 基本RS触发器的根基上添加了时钟端CLK，如图5-2，只有当时钟端变成有效电平“1”时，置“1”端S和清“0”端R才能起作用，否那么，置“1”端和清“0”端无法改变输出的状态，故输出保持原状态不变。3钟控D触发器，又称电平D触发器，电路符号如图5-3，为了抑制RS触发器次态不定的缺乏，将钟控RS触发器的输入端通过一个非门连接构造成D触发器，如果时钟端无效，无论D的值怎么变化，输出的状态都不变，只有在时钟端为有效电平时，输入端D的值才可以改变输出的状态：1CLK=1，D=0，Qn+1=0；2CLK=1，D=1，Qn+1=1；图5-4 钟控JK电路符号图5-3 钟控D电路符号4钟控JK触发器，又称电平JK触发器，电路符号如图5-4，这是为了抑制RS触发器次态不定的缺乏所出现的另一种触发器，将钟控RS触发器的输入端和输出端接两根反响线即可，如果时钟端无效，无论J、K的值怎么变化，输出的状态都不变，只有在时钟端为有效电平时，输入端JK的值可以改变输出的状态：1CLK=1，当J=0、K=0时，触发器维持原状态，Qn+1=Qn；2CLK=1，当J=0、K=1时，Qn+1=0； 3CLK=1，当J=1，K=0时，Qn+1=1；4CLK=1，当J=1，K=1时，Qn+1=Qn。四、预习要求1熟悉 基本RS触发器的功能及其门电路构造的方法； 2熟悉各类钟控触发器的功能及其门电路构造方法。五、实验内容1 基本RS触发器的功能及其门电路构造的方法；2各类钟控触发器的功能及其门电路构造方法。六、实验步骤1 基本RS触发器功能测试：两个与非门首尾相接构成的 基本RS的电路如图5-5所示，按照表5-1的顺序在Sd和Rd端加信号，观察Q和Q的状态，将结果记入表中，并说明在各种不同的输入状态下，触发器执行的是什么功能。图5-5 基本RS电路表5-1输 入输 出逻辑功能SdRdQQ01101100在改变输入电平时需要注意：当Sd和Rd都接低电平时，观察Q和Q的状态，然后将Sd和Rd同时由低电平跳为高电平，再次观察Q和Q的状态，重复35遍，看Q和Q的状态是否一样，以正确理解“不定状态的含义。图5-6 钟控RS电路2钟控RS触发器功能测试：为了解决空翻的问题，在 基本RS触发器的根基上，添加的时钟端CLK，电路构造如图5-6所示，图中Sd和Rd端叫异步置“1”端和异步清“0”端，这两端不受时钟端的控制，可以直接控制输出，只有当Sd=Rd=1时，R、S和CLK三个输入端才可以对电路起作用。按照表5-2的顺序在输入端加信号，观察Q和Q的状态，将结果记入表中，并说明在各种不同的输入状态下，触发器执行的是什么功能。表5-2输 入输 出逻辑功能SdRdCLKRSQQ00011011011100111011111011111图5-7 钟控D电路表5-3输 入输 出逻辑功能SdRdCLKDQQ000110110111011113钟控D触发器功能测试：图5-8 钟控D电路钟控RS触发器虽然可以在一定程度上抑制空翻，对触发器的抗干扰能力有了一定的提高，但是仍然存在着次态不定的问题，为了解决这个问题，可以在钟控RS的根基上进展改进，其中一种改进电路构造如图5-7所示，按照表5-3改变输入端的值，观察输出的变化，并将结果记入表中。4钟控JK触发器功能测试：如图5-8，钟控JK是解决次态不定所改进的第二种电路构造，在钟控RS电路的根基上，从输入到输出分别接两根反响线。按照表5-4改变输入端的值，观察输出的变化，验证钟控JK触发器的功能，并将结果记入表中。表5-4输 入输 出逻辑功能SdRdCLKJKQQ000110110111001110111110111115钟控T触发器和钟控T触发器：钟控T触发器的电路构造是将钟控JK触发器的J、K输入端连接在一起所构成的，即J=K=T，故钟控T触发器的功能是：00不动，11那么非。钟控T触发器的电路构造不仅是将钟控JK触发器的J、K输入端连接在一起，且置为“1，即J=K=1，故钟控T触发器的功能是：11那么非。七、数据记录与处理1整理实验所测结果，总结 基本RS触发器、钟控RS触发器、钟控D触发器、钟控JK触发器、钟控T触发器和钟控T触发器的特点。2可将触发器的输出端接电平输出，即通过发光二极管的亮与灭判断输出的值，也可以将输出接示波器，可以更清楚的观察输出的波形以及输出与输入的关系。八、实验本卷须知1如果需要两个或两个以上芯片配合使用，应注意所有的集成电路芯片都必须接电源和地，否那么不工作。2在测试钟控触发器的功能时，时钟端可以手动控制，也可以将时钟端接到试验箱的连续脉冲，但频率不可以太高，否那么会观察不到输出的变化。3钟控触发器，又称为电平触发方式，该类触发器只能在一定程度上抑制空翻，并不能完全抑制空翻。4做完实验，需经教师检查实验结果，最后关闭电源，将实验箱整理好，才可离开。九、思考题1最简的组合电路是否就是最正确的组合电路2触发器采用电平的触发方式时为什么不能完全抑制空翻实验六 触发器二一、实验目的1学会正确使用触发器集成芯片；2熟悉D、JK触发器的逻辑功能；3了解不同逻辑功能触发器相互转换的方法。二、实验仪器1数字逻辑电路实验箱；2双踪示波器；3配套芯片： 74LS00 二输入端四与非门 2个74LS74 双D触发器 1片74LS112 双JK触发器 1片4导线假设干。三、实验原理1维持-阻塞型D触发器的逻辑功能：维持-阻塞型D触发器的逻辑符号如图6-1所示。图中Rd、 Sd端为异步置1端，置0端，CLK为时钟脉冲端，CLK脉冲上升沿触发，当上升沿到来的时，输入端D的值可以决定输出的状态。图6-2 维持-阻塞D触发器图6-1 维持-阻塞D触发器2负边沿JK触发器功能测试负边沿JK触发器的逻辑符号如图6-2所示，Rd、Sd端为异步置1端和异步置0端，CLK为时钟脉冲端，CLK脉冲下降沿触发，当输入J、K的值变化时，只有在时钟端的下降沿才可以改变输出的状态。四、预习要求1熟悉边沿D触发器的逻辑功能和74LS74各引脚的功能； 2熟悉边沿JK触发器的逻辑功能和74LS112各引脚的功能；3理解不同逻辑功能触发器相互转换的方法。五、实验内容1双D触发器74LS74和双JK触发器74LS112芯片的测试；2不同逻辑功能触发器的相互转换。六、实验步骤1维持-阻塞型D触发器功能测试：双D型正边沿维持-阻塞型触发器74LS74的逻辑符号如图6-1所示，试按下面步骤做实验芯片引脚图见附录：1分别在Rd、Sd端加低电平，观察并记录Q、Q端的状态。2令Rd、Sd端为高电平，D端分别接高，低电平，用点动脉冲作为CLK，观察并记录当CLK为O、1、时Q端状态的变化。3当Rd= Sd=1、CLK=0或CLK=1，改变D端信号，观察Q端的状态是否变化整理以上实验数据，将结果填入下表6-1中。4令Rd= Sd=1，将D和Q端相连，CLK加连续脉冲，用双踪示波器观察并记录Q相对于CLK的波形。表6-1RdSdCLKDQnQn+1011011001111012负边沿JK触发器功能测试：双JK负边沿触发器74LS112芯片的逻辑符号如图6-2所示芯片引脚图见附录。自拟实验步骤，测试其功能，并将结果填入表6-2中。假设令J=K=1时，CLK端加连续脉冲，用双踪示波器观察QCLK波形，和触发器的D和Q相连时观察到的Q端的波形相比较，有何异同点表6-2 74LS112功能表RdSdCLKJKQnQn+1功能说明01101100011101011110011111012不同逻辑功能触发器的相互转换：1将JK触发器转换成D触发器根据JK触发器和D触发器的特征方程：Qn+1=JQn+KQn Qn+1=D=D(Qn+Qn)= DQn+DQn比较两式比较可知，假设J=D、K=D就可以实现转换，转换电路图如图6-3，需注意此时转换所得的D触发器仍是下降沿动作。图6-3 JK触发器转换成D触发器电路图图6-4 D触发器转换成T触发器电路图2将D触发器转换成T触发器T触发器特征方程：Qn+1=TQn+TQn，当T=1时，Qn+1=Qn+1Qn= Qn，它表示每来一个脉冲，触发器输出状态必翻转一次，即T触发器；D触发器特征方程：Qn+1=D，假设用D触发器来构成T触发器，须D= Qn，转换电路图如图6-4所示。七、数据记录与处理记录边沿D触发器和边沿JK触发器的测试结果，总结说明各触发器的功能，并结合波形理解边沿触发方式的工作原理。理解各种不同逻辑功能触发器的转换方法，并画出相应波形，比较输入和输出的波形变化情况，尤其是D触发器构成T触发器，具有对时钟二分频的功能，应用很广。八、实验本卷须知1所接芯片一定要接电源和接地；2注意区分上升沿和下降沿的工作特点；3注意电路的Q输出端，现在Qn和Qn+1都是从Q端输出，Qn表示的是CLK动作之前的状态，Qn+1表示的是CLK动作之后的状态。九、思考题1利用普通的机械开关组成的数据开关所产生的信号是否可以作为触发器的时钟脉冲信号为什么2利用普通的机械开关组成的数据开关所产生的信号是否可以作为触发器的其他输入端的信号为什么3总结各种触发类型的特点。实验七 时序电路分析和设计一、实验目的1掌握同步时序逻辑电路的分析及测试方法；2掌握异步时序逻辑电路的分析及测试方法；3掌握时序逻辑电路的设计方法。二、实验仪器1数字逻辑电路实验箱；2双踪示波器；3配套芯片： 74LS00 二输入端四与非门 2个74LS74 双D触发器 2片74LS112 双JK触发器 2片4导线假设干。三、实验原理时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，即与以前的输入有关。按照时钟信号的作用方式不同可以分为同步时序逻辑电路和异步时序逻辑电路。时序逻辑电路的分析流程如图7-1所示。根据输入端连接构造时序电路图驱动方程时钟方程输出方程状态方程状态转换图、状态转换表总结逻辑功能带入特性方程图7-1 组合逻辑电路设计流程时序电路的设计是分析方法的逆过程，是根据给定的状态图或通过对设计要求的分析得到的状态图，将状态图中各状态之间的转换关系和输出关系用卡诺图法化简，得到输出方程和状态方程，并根据特性方程推导出驱动方程，按照所得到的输出方程和驱动方程即可画出时序逻辑电路图，最后需根据无效状态检查电路能否自启动。四、预习要求1熟悉触发器的功能、动作特点及测试方法；2熟悉时序逻辑电路的分析及测试方法；3熟悉时序逻辑电路的设计方法。4写出本实验内容中时序电路的分析过程和设计过程，以备实验时验证。五、实验内容1时序逻辑电路的分析方法；2时序逻辑电路的分析方法。六、实验步骤1同步时序逻辑电路的分析：图7-2是由三个D触发器所构造的同步时序逻辑电路，按照图中构造连线，Y接输出，Q3Q2Q