数字集成电路课件

会计学1数字集成电路课件数字集成电路课件1.组合逻辑电路概念组合逻辑电路概念输入：输入：逻辑关系：逻辑关系：Li = Fi (X0，X2，、Xn) i = (0、1、，、，2、m)2.组合逻辑电路的结构特点组合逻辑电路的结构特点 电路由电路由逻辑门逻辑门构成，不含构成，不含记忆元件记忆元件输出：输出：X0、X2、XnL0、L2、Lm3.1.13.1.1组合逻辑电路的定义和特点组合逻辑电路的定义和特点 组合逻辑电路任一时刻的输出仅仅取决于组合逻辑电路任一时刻的输出仅仅取决于该时刻的输入该时刻的输入，而与，而与过去的输入无关。过去的输入无关。LmXnX0L0组合逻组合逻辑电辑电 路路第2页/共82页3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法1. 任务：已知逻辑电路，分析其逻辑功能任务：已知逻辑电路，分析其逻辑功能写写函函数数表表达达式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路2. 分析步骤分析步骤第3页/共82页结论：电路为结论：电路为少数服从多数少数服从多数电路，电路， 称表决电路称表决电路。解：（解：（1）逻辑表达式）逻辑表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1BCACABF （3）分析电路的逻辑功能）分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；BCACAB 例例1：分析如图所示电路的逻辑功能。：分析如图所示电路的逻辑功能。3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第4页/共82页例例2 2：试分析图示逻辑电路的功能。试分析图示逻辑电路的功能。（2）列真值表）列真值表010BBG121BBG232BBG33BG 解：（解：（1）写表达式）写表达式3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第5页/共82页二进制码二进制码格雷码格雷码 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2） 列真值表列真值表二进制码二进制码至至格雷码格雷码的转换电路的转换电路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3 3）逻辑功能）逻辑功能（1 1）表达式）表达式010BBG121BBG232BBG33BG 3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第6页/共82页1.1.任务：根据实际逻辑问题，设计实现其功能的任务：根据实际逻辑问题，设计实现其功能的逻辑电路逻辑电路. .列真列真值值表表简简化化函函数数式式画画逻逻辑辑图图实实际际逻逻辑辑问问题题公式法公式法图形法图形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求2.2.设计步骤：设计步骤：第7页/共82页例例1在举重比赛中，有在举重比赛中，有3名裁判，其中名裁判，其中1名为主裁判。当有两名以上裁判（其中必须有名为主裁判。当有两名以上裁判（其中必须有1名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。（1）作出逻辑规定：）作出逻辑规定：输入：合格为输入：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0 （2）列出真值表）列出真值表 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 ABAC（3 3）求逻辑函数表达式）求逻辑函数表达式Y=AB+AC3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第8页/共82页（4）画出逻辑电路图）画出逻辑电路图 （5）化成与非）化成与非-与非式与非式ACABACABY3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第9页/共82页例例2：L1和和L2都是逻辑变量都是逻辑变量A、B、C、D的函数，即的函数，即L1=F1（A，B，C，D）=m（4，5，7，12，13，15） L2=F2（A，B，C，D）=m（4，6，7，12，14，15） 试用与非门实现试用与非门实现L1和和L2的电路。的电路。 解：方案一：解：方案一：L1和和L2采用如图所示的卡诺图进行化简采用如图所示的卡诺图进行化简BDCBBDCBL1BCDBBCDBL2第10页/共82页方案二：方案二：L1和和L2采用如图所示的卡诺图进行化简采用如图所示的卡诺图进行化简BCDCBBCDCBL1BCDDBBCDDBL2第11页/共82页 对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与-或表达式最简，而应该在各个输出与或表达式最简，而应该在各个输出与-或表达式中尽可能多用公共项，达到整体最简的目的。或表达式中尽可能多用公共项，达到整体最简的目的。3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第12页/共82页竞争、冒险及其产生原因竞争、冒险及其产生原因冒险现象的消冒险现象的消除除第13页/共82页tpd在输出端产生尖峰干扰在输出端产生尖峰干扰第14页/共82页在输出端产生尖峰干扰在输出端产生尖峰干扰竞争：竞争：冒险：冒险：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。3.2.13.2.1竞争、冒险及其产生原因竞争、冒险及其产生原因第15页/共82页代数法代数法当函数表达式可以化成：当函数表达式可以化成：AAFAAF即含有互补变量，即含有互补变量，A变量变化可能引起冒险。变量变化可能引起冒险。卡诺图法卡诺图法ABC0100011110 000 0 1 1 11如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。第16页/共82页1. 1. 利用冗余项利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：由此得函数表达式为：ABCBACF 000 0ABC0100011110 1 1 11有一逻辑函数有一逻辑函数F=AC+BC，其卡诺图为：，其卡诺图为：冗余项冗余项第17页/共82页. 吸收法吸收法 在输出端加小电容在输出端加小电容C C可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏, , 在对波形要求较严格时，应再加整形电路。在对波形要求较严格时，应再加整形电路。3.2.3 3.2.3 冒险现象的消除冒险现象的消除第18页/共82页.取样法取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。信号才有效，可以避免毛刺影响输出波形。 加取样脉冲原则：输出级为或（非）门，采用负脉冲；加取样脉冲原则：输出级为或（非）门，采用负脉冲；输出级为与（非）门，采用正脉冲。输出级为与（非）门，采用正脉冲。3.2.3 3.2.3 冒险现象的消除冒险现象的消除第19页/共82页译码器译码器数据选择器数据选择器数值比较器数值比较器第20页/共82页二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。 第21页/共82页 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对应的输入信号为高电平。个按键，键按下时，对应的输入信号为高电平。 编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 3.4.1 3.4.1 编码器编码器第22页/共82页真值表：真值表： I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 654321077543210676542103765431021IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY假设任何时刻假设任何时刻有且只有有且只有一个键按下一个键按下逻辑表达式：逻辑表达式： 654321077543210676432105765321042IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321077643210576542103765432010IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY如何化简？如何化简？ 3.4.1 3.4.1 编码器编码器第23页/共82页以此类推：以此类推： 令令 代入代入Y2的表达式就得到：的表达式就得到：同理同理 65432107IIIIIIIYIX，01YXYX，则满足则满足654321065432107IIIIIIIIIIIIIII76432105IIIIIIII 75432106IIIIIIII 76542IIIIY76321IIIIY75310IIIIY定理：若两个逻辑变量定理：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0， 则有则有X=Y。76532104IIIIIIII 3.4.1 3.4.1 编码器编码器第24页/共82页思考思考：当有两个输入信号同时有效时，如：当有两个输入信号同时有效时，如I2和和I4同时有效时，将出现什么情况？同时有效时，将出现什么情况？1Y21Y01Y1I1I2I3I4I5I6I776542IIIIY76321IIIIY75310IIIIY3.4.1 3.4.1 编码器编码器第25页/共82页优先编码器优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。 真值表真值表0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1Y03.4.1 3.4.1 编码器编码器第26页/共82页逻辑函数表达式逻辑函数表达式 765476547657672IIIIIIIIIIIIIIY76542IIIIY542543671IIIIIIIIY64216436570IIIIIIIIIIY765432765437671IIIIIIIIIIIIIIY54254367IIIIIIII6421643657IIIIIIIIII76543217654376570IIIIIIIIIIIIIIIIY利用公式利用公式A+AB=A+B3.4.1 3.4.1 编码器编码器第27页/共82页YS=I0 I1I7 S YEX=I0 I1I7 S S 使使能能输输入入逻辑图逻辑图 1S&YEX&YSI0&111Y0Y2Y11111111111I2I3I4I1I7I6I53.4.1 3.4.1 编码器编码器第28页/共82页简化逻辑符号简化逻辑符号逻辑符号逻辑符号 国标符号国标符号3.4.1 3.4.1 编码器编码器第29页/共82页：输入，低电平有效。：输入，低电平有效。：编码输出端：编码输出端：选通输入端：选通输入端：选通输出端，：选通输出端，：扩展输出端，：扩展输出端，I0 I7 Y2Y0 SS=0时，允许编码；时，允许编码； S1 1时，禁止编码时，禁止编码YSYEXYS =0,表示表示无输入信号无输入信号YEX=0，表示，表示有输入信号有输入信号SSIIIY710EXSIIIY710S引脚功能说明引脚功能说明 3.4.1 3.4.1 编码器编码器第30页/共82页（1）单片使用，单片使用，S S 端应接地。端应接地。 无编码时无编码时YS=0=0；有编码时有编码时YS=1=1。悬空悬空 应用应用输入信号输入信号编码输出编码输出3.4.1 3.4.1 编码器编码器第31页/共82页用用74LS148构成的键盘编码电路构成的键盘编码电路 应用应用3.4.1 3.4.1 编码器编码器第32页/共82页（2）级联使用）级联使用 用两片用两片74LS148构成构成16线线4线优先编码器。线优先编码器。 高优先级高优先级应用应用低优先级低优先级有效有效11110000111113.4.1 3.4.1 编码器编码器第33页/共82页编码器的编码器的VHDL语言描述语言描述 应用应用library IEEE；use IEEE.std_logic_1164.all；use IEEE.std_logic_unsigned.all；entity ENCODE isport（I0，I1，I2，I3，I4，I5，I6，I7：in std_logic； Y:out std_logic-vector(2 downto 0）；）；end ENCODE；3.4.1 3.4.1 编码器编码器第34页/共82页应用应用architecture one of ENCODE isbeginprocess（I0，I1，I2，I3，I4，I5，I6，I7）beginif （I7=0） then Y=“000”；elsif （I6=0） then Y=“001”；elsif （I5=0） then Y=“010”；elsif （I4=0） then Y=“011”；elsif （I3=0） then Y=“100”；elsif （I2=0） then Y=“101”；elsif （I1=0） then Y=“110”；else Y=“111”； end if；end process；end；3.4.1 3.4.1 编码器编码器第35页/共82页某种编码某种编码某种控制信息、符号等某种控制信息、符号等译译 码码译码器译码器 把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。 译码器常分为译码器常分为二进制译码器二进制译码器、BCD译码器译码器、显示译码器显示译码器第36页/共82页译码输入：译码输入：n位位二进制二进制代码代码译码输出：译码输出：m位输出信号位输出信号m=2n译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平有且仅有一个输出端为有效电平，其余输出端为相反电平3.4.2 3.4.2 译译 码码 器器第37页/共82页1.1.真值表真值表 2. 逻辑函数表达式逻辑函数表达式 0124AAAY 0121AAAY 0122AAAY 0127AAAY 二进制译码器二进制译码器74LS13874LS1380120AAAY 0125AAAY 0126AAAY 0123AAAY 7Y6Y5Y4Y3Y2Y1Y0Y1111111011111111101011111110111011111011100111101111110110111110101011111110001111111000A0A1A2第38页/共82页思考：输入电路中为什么用了思考：输入电路中为什么用了6只反相器？使能控制端的作用？只反相器？使能控制端的作用？二进制译码器二进制译码器74LS13874LS1383.3.逻辑电路图逻辑电路图 第39页/共82页二进制译码器二进制译码器74LS13874LS138逻辑符号逻辑符号 国标符号国标符号简化逻辑符号简化逻辑符号第40页/共82页由由74LS13874LS138译码器构成的译码器构成的地址译码器地址译码器 二进制译码器二进制译码器74LS13874LS138应用应用第41页/共82页由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据从思考：为什么数据从E2 输入？输入？二进制译码器二进制译码器74LS13874LS138应用应用 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。 第42页/共82页 逻辑函数最小项发生器逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量输入变量m0二进制译码器二进制译码器74LS13874LS138应用应用m1m2m3m4m5m6m7第43页/共82页例例 用译码器实现组合逻辑电路用译码器实现组合逻辑电路F1（A,B,C）=m(0,2,4,6) 二进制译码器二进制译码器74LS13874LS138应用应用CABCBACBACBAmCBAF6 , 4 , 2 , 0,1CABCBACBACBA6420YYYY第44页/共82页1. 七段七段LED数码管的结构及显示原理数码管的结构及显示原理 LED数码管有两种结构：共阴和共阳，共阴数码管的外形和内部结构为：数码管有两种结构：共阴和共阳，共阴数码管的外形和内部结构为： 123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:数 电 讲 稿 -贾 立 新 徐 海 军 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8数码管外形 及引脚数码管内部结构显示译码器显示译码器123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:数 电 讲 稿 -贾 立 新 徐 海 军 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8数码管外形 及引脚数码管内部结构第45页/共82页2. 显示原理显示原理 七段七段LED数码管中的数码管中的ag实际上为发光二极管，利用点亮其中某几段来构成实际上为发光二极管，利用点亮其中某几段来构成09字形。如字形。如 当当af=1 ，g=0时，显示字形时，显示字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形2显示译码器显示译码器0a ab bd dc ce ef f1c cb b2b ba ag ge ed d第46页/共82页3. 显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器显示译码器显示译码器abcdfegACBD8421BCD8421BCD码码七段显示码七段显示码第47页/共82页4. 真值表真值表 A B C D a b c d e f g 字字 型型 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123456789消消 隐隐消消 隐隐消消 隐隐消消 隐隐消消 隐隐 消消 隐隐 思考题思考题：根据真值表，推导出：根据真值表，推导出a、b、c、d、e、f、g的逻辑表达式。的逻辑表达式。 显示译码器显示译码器第48页/共82页A3A0 ：BCD码输入信号码输入信号YaY Yg：译码输出，高电平有效：译码输出，高电平有效显示译码器显示译码器-CD4511-CD4511BI 熄灭信号输入熄灭信号输入低电平时，低电平时， YaYg输出均为低电平（全灭）；输出均为低电平（全灭）； LE为锁存信号，为锁存信号，LE=0，输出随输入变化，输出随输入变化，LE=1，处于锁存状态。，处于锁存状态。LT：试灯信号输入。：试灯信号输入。BCD七段译码器七段译码器/驱动器驱动器CD4511低电平时，低电平时，YaYg输出均为高电平输出均为高电平(全亮全亮)。第49页/共82页显示译码器显示译码器-CD4511-CD4511CD4511CD4511与数码管的连接原理图与数码管的连接原理图第50页/共82页数据选择器（数据选择器（Multiplexer,MUX） 数据选择器功能是将多路信号有选择地送到一条输出总线上去。数据选择器功能是将多路信号有选择地送到一条输出总线上去。数据输出数据输出地址码地址码 多路数据输入多路数据输入3.4.3 3.4.3 数据选择器数据选择器究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。第51页/共82页1. 真值表真值表(把把A1A0和和Di（i=03）当作输入，）当作输入，Y为输出为输出)： A1 A0 Di Y 0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012. 逻辑函数表达式：逻辑函数表达式： 4选选1数据选择器数据选择器 F =201DAA101DAA001DAA301DAA3.4.3 3.4.3 数据选择器数据选择器第52页/共82页双双4选选1数据选择器数据选择器74LS153 3.4.3 3.4.3 数据选择器数据选择器第53页/共82页8选选1数据选择器数据选择器74LS151 F =2012DAAA1012DAAA0012DAAA4012DAAA5012DAAA3012DAAA6012DAAA7012DAAA3.4.3 3.4.3 数据选择器数据选择器第54页/共82页 数据选择器的应用数据选择器的应用 用使能端，可将两片用使能端，可将两片8选选1数据选择器扩展数据选择器扩展16选选1数据选择器。数据选择器。3.4.3 3.4.3 数据选择器数据选择器第55页/共82页 实现序列信号发生器实现序列信号发生器3.4.3 3.4.3 数据选择器数据选择器第56页/共82页 构成多路信号分时传输系统构成多路信号分时传输系统3.4.3 3.4.3 数据选择器数据选择器第57页/共82页例：用例：用8选选1MUX实现逻辑函数实现逻辑函数 解：解：8选选1 MUX的输出的输出Y的表达式为：的表达式为： 令令A2=A，A1=B，A0=C，D0=D1=D3=D6=D7=1，D2=D4=D5=0时，则时，则 L=Y。 连线图如右：连线图如右： 实现逻辑函数实现逻辑函数70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAYABCCABBCACBACBACBAL），（3.4.3 3.4.3 数据选择器数据选择器第58页/共82页301201101001DAADAADAADAAY例：用例：用4选选1数据选择器实现函数数据选择器实现函数)7 , 6 , 4 , 3 , 1 (),(mCBAF解：解：),(CBAFABCCABCBABCACBA1ABCBABCACBA4选选1数据选择器的函数表达式为：数据选择器的函数表达式为： D0 D1 D2 D3“0”BAC“1”D0D1D2D3ENA1A0YF1 13.4.3 3.4.3 数据选择器数据选择器第59页/共82页用数据选择器来实现逻辑函数时，应注意以下几点：用数据选择器来实现逻辑函数时，应注意以下几点： 1当逻辑函数的当逻辑函数的变量个数变量个数与数据选择器与数据选择器选择输入端个数选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。相等时，可直接用数据选择器来实现所要实现的逻辑函数。 2当逻辑函数的当逻辑函数的变量个数变量个数多于数据选择器多于数据选择器选择输入端数目选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。 3一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。 3.4.3 3.4.3 数据选择器数据选择器第60页/共82页 试用试用4选选1数据选择器数据选择器74LS153（12）和最少量的与非门实现逻辑函数：）和最少量的与非门实现逻辑函数： DCBDCCAE课堂练习课堂练习3.4.3 3.4.3 数据选择器数据选择器第61页/共82页 数值比较器就是对两个无符号二进制数数值比较器就是对两个无符号二进制数A、B进行比较，以判别其大小的组合逻辑电路。进行比较，以判别其大小的组合逻辑电路。 输入：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。输入：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。 3.4.4 3.4.4 数值比较器数值比较器第62页/共82页1.一位数值比较器一位数值比较器 （1）根据题意列出真值表）根据题意列出真值表 A B Y (AB) Y (AB) Y (A=B) 0 00 11 01 100 1001001001（2）根据真值表写出各输出的逻辑函数表达式）根据真值表写出各输出的逻辑函数表达式 BAYBA)（BAYBA)（ABBAYBA ）（=A B3.4.4 3.4.4 数值比较器数值比较器第63页/共82页（3）逻辑电路图）逻辑电路图 3.4.4 3.4.4 数值比较器数值比较器第64页/共82页2.四位数值比较器四位数值比较器 四位数字比较的原理：四位数字比较的原理： 设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 3.4.4 3.4.4 数值比较器数值比较器第65页/共82页 4位数值比较器位数值比较器74LS85功能表功能表A3 B3 A2 B2 A1 B1 A0 B0 级联输入级联输入I(AB) I(AB）I(A=B) Y (AB) Y (AB) Y (A=B) A3B3 1 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2=B2 A1B1 1 0 0 A3=B3 A2=B2 A1B1 0 1 0 A3=B3 A2=B2 A1=B1 A0B0 1 0 0 A3=B3 A2=B2 A1=B1 A0B0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1 3.4.4 3.4.4 数值比较器数值比较器第66页/共82页74LS85符号及逻辑功能符号及逻辑功能3.4.4 3.4.4 数值比较器数值比较器第67页/共82页3位数值比较位数值比较3.4.4 3.4.4 数值比较器数值比较器第68页/共82页例：用两片例：用两片4位二进制数值比较器位二进制数值比较器74HC85实现实现8位二进制数比较位二进制数比较 。 解：解：8位数值比较位数值比较3.4.4 3.4.4 数值比较器数值比较器第69页/共82页3.4.5 3.4.5 加加 法法 器器（1）半加器真值表）半加器真值表（2）输出函数）输出函数（3）逻辑图）逻辑图ABCOBABABAS（4 4）逻辑符号）逻辑符号 输输 入入 输输 出出被加数被加数A 加数加数B 和和S 进位进位CO0 00 00 1 1 01 0 1 01 1 0 11. 一位一位半加器半加器 实现两个一位二进制数相加，不考虑低位的进位实现两个一位二进制数相加，不考虑低位的进位.第70页/共82页思考：如何用思考：如何用与非与非门实现半加器？门实现半加器？BABASBBBAAABA）（）（BABBAAABBABAABBABAABBABAABCO 3.4.5 3.4.5 加加 法法 器器第71页/共82页2. 一位全加器一位全加器（1）作逻辑规定）作逻辑规定 A、B为加数和被加数，为加数和被加数，CI为低位进位，为低位进位，S、CO为和及向高位进位。为和及向高位进位。 （2）真值表）真值表A B CI S CO 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 0 1 1 10 01 01 00 11 00 10 11 13.4.5 3.4.5 加加 法法 器器第72页/共82页（2）逻辑表达式）逻辑表达式 CO=AB+B CI+ACI CIBAABCICIBACIBACIBAS（3）全加器逻辑电路图见）全加器逻辑电路图见 教材教材P130，其逻辑符号为：，其逻辑符号为： 3.4.5 3.4.5 加加 法法 器器第73页/共82页3. N位加法器位加法器 功能：功能：实现实现N位二进制数相加位二进制数相加 按实现方法分类按实现方法分类：串行进位加法器、超前进位加法器：串行进位加法器、超前进位加法器（1）串行进位加法器）串行进位加法器低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入注意：注意：CI0=03.4.5 3.4.5 加加 法法 器器第74页/共82页（2）超前进位加法器）超前进位加法器进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。3.4.5 3.4.5 加加 法法 器器第75页/共82页4. 超前进位加法器超前进位加法器-74LS2833.4.5 3.4.5 加加 法法 器器第76页/共82页74LS283逻辑符号逻辑符号加数加数被加数被加数和和低位进位低位进位进位进位3.4.5 3.4.5 加加 法法 器器第77页/共82页5. 加法器的应用加法器的应用例：试用四位加法器实现例：试用四位加法器实现8421BCD码至余码至余3BCD码的转换。码的转换。N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换、减法器、十进制加法解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：3.4.5 3.4.5 加加 法法 器器第78页/共82页重点难点重点难点重点：重点： 组合逻辑电路的概念组合逻辑电路的概念 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法 常用组合模块的功能及应用常用组合模块的功能及应用难点：难点： 灵活运用模块进行电路设计灵活运用模块进行电路设计 组合电路的竞争与冒险的判断与消除组合电路的竞争与冒险的判断与消除第79页/共82页 编码器、译码器、数据选择器、比较器和加法器码等。编码器、译码器、数据选择器、比较器和加法器码等。 任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。根据已经给定的逻辑电路，描述其逻辑功能。根据已经给定的逻辑电路，描述其逻辑功能。根据设计要求构成功能正确、经济、可靠的电路根据设计要求构成功能正确、经济、可靠的电路 组合电路组合电路 组合电路的分析组合电路的分析 组合电路的设计组合电路的设计 常用的中规模组合逻辑电路常用的中规模组合逻辑电路本章小结本章小结第80页/共82页作作 业业习题习题2、7、11、15，22，25第81页/共82页感谢您的观看！感谢您的观看！第82页/共82页