计算机组成原理的公式

上传人:y****n 文档编号:103389386 上传时间:2022-06-08 格式:DOC 页数:3 大小:18.01KB
返回 下载 相关 举报
计算机组成原理的公式_第1页
第1页 / 共3页
计算机组成原理的公式_第2页
第2页 / 共3页
计算机组成原理的公式_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述
1、浮点数:尾数*2阶码阶码步骤:把十进制转化成二进制,写成如上形式把尾数和阶码求补码(阶码还可以求移码)写成浮点数的表示格式:阶码+尾数(数符+尾数值)数符+阶码+尾数值注意规格化2 补码正数:补码=原码负数:补码=除符号位,其他数全部取反,末位加 12、-x补补=x补补包括符号位全部取反,末位加 13、移码=补码的符号位取反4、补码一位乘法yn=yn+1, 只右移一位部分积yn=0, 加x补补, 再右移一位; yn=1,加-x补补,再右移一位。5、海明码:步骤根据题目中收端的 N=k+r2r1(N 为校验码位数)按位置标出 Pi 和 Bi分别求出 Pi 的值写入海明码数中。纠错计算 Gi,得出的二进制数转化为十进制数,G1G2G3=000 表示无错等于几就是第几个数字错将错的数字取反表示异或 11 位 校 验 码 中 , P1=b1b2b4b5b7 ; P2=b1b3b4b7 ;P3=b2b3b4;P4=b5b6b7 纠 错 中 , G1=P1b1b2b4b5b7 ; G2=P2b1b3b4b7 ;G3=P3b2b3b4;G4=P4b5b6b76、高速缓存的基本原理 CPU 与 cache 之间的数据交换是以字为单位, 而 cache 与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当 CPU 读取主存中一个字时,便发出此字的内存地址到 cache 和主存。此时 cache 控制逻辑依据地址判断此字当前是否在 cache 中:若是,此字立即传送给 CPU;若非,则用主存读周期把此字从主存读出送到 CPU,与此同时,把含有这个字的整个数据块从主存读出送到 cache 中。1、浮点数:尾数*2阶码阶码步骤:把十进制转化成二进制,写成如上形式把尾数和阶码求补码(阶码还可以求移码)写成浮点数的表示格式:阶码+尾数(数符+尾数值)数符+阶码+尾数值注意规格化2 补码正数:补码=原码负数:补码=除符号位,其他数全部取反,末位加 16、-x补补=x补补包括符号位全部取反,末位加 17、移码=补码的符号位取反8、补码一位乘法yn=yn+1, 只右移一位部分积yn=0, 加x补补, 再右移一位; yn=1,加-x补补,再右移一位。9、海明码:步骤根据题目中收端的 N=k+r2r1(N 为校验码位数)按位置标出 Pi 和 Bi分别求出 Pi 的值写入海明码数中。纠错计算 Gi,得出的二进制数转化为十进制数,G1G2G3=000 表示无错等于几就是第几个数字错将错的数字取反表示异或 11 位 校 验 码 中 , P1=b1b2b4b5b7 ; P2=b1b3b4b7 ;P3=b2b3b4;P4=b5b6b7 纠 错 中 , G1=P1b1b2b4b5b7 ; G2=P2b1b3b4b7 ;G3=P3b2b3b4;G4=P4b5b6b76、高速缓存的基本原理 CPU 与 cache 之间的数据交换是以字为单位, 而 cache 与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当 CPU 读取主存中一个字时,便发出此字的内存地址到 cache 和主存。此时 cache 控制逻辑依据地址判断此字当前是否在 cache 中:若是,此字立即传送给 CPU;若非,则用主存读周期把此字从主存读出送到 CPU,与此同时,把含有这个字的整个数据块从主存读出送到 cache 中。1、浮点数:尾数*2阶码阶码步骤:把十进制转化成二进制,写成如上形式把尾数和阶码求补码(阶码还可以求移码)写成浮点数的表示格式:阶码+尾数(数符+尾数值)数符+阶码+尾数值注意规格化2 补码正数:补码=原码负数:补码=除符号位,其他数全部取反,末位加 110、-x补补=x补补包括符号位全部取反,末位加 111、移码=补码的符号位取反12、补码一位乘法yn=yn+1,只右移一位部分积yn=0,加x补补,再右移一位;yn=1,加-x补补,再右移一位。13、海明码:步骤根据题目中收端的 N=k+r2r1(N 为校验码位数)按位置标出 Pi 和 Bi分别求出 Pi 的值写入海明码数中。纠错计算 Gi,得出的二进制数转化为十进制数,G1G2G3=000 表示无错等于几就是第几个数字错将错的数字取反表示异或 11 位 校 验 码 中 , P1=b1b2b4b5b7 ; P2=b1b3b4b7 ;P3=b2b3b4;P4=b5b6b7 纠 错 中 , G1=P1b1b2b4b5b7 ; G2=P2b1b3b4b7 ;G3=P3b2b3b4;G4=P4b5b6b76、高速缓存的基本原理 CPU 与 cache 之间的数据交换是以字为单位, 而 cache 与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当 CPU 读取主存中一个字时,便发出此字的内存地址到 cache 和主存。此时 cache 控制逻辑依据地址判断此字当前是否在 cache 中:若是,此字立即传送给 CPU;若非,则用主存读周期把此字从主存读出送到 CPU,与此同时,把含有这个字的整个数据块从主存读出送到 cache 中。
展开阅读全文
相关资源
相关搜索

最新文档


当前位置:首页 > 机械制造 > 电气技术


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!