计算机结构原理试题.doc

第一章 计算机系统概论例题精选1冯.诺依曼型计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）。A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.下列选项中，能缩短程序执行时间的措施是（ D ）。I提高CPU时钟频率，II优化数据通路结构，III对程序进行编译优化A.仅I和II B.仅I和III C.仅II和III D.I，II，III3.什么是计算机系统？说明计算机系统的层次结构。计算机系统包括硬件和软件。从计算机层次结构来看，它通常有五个以上的层次，在每一层次（级）上都能进行程序设计。由下至上排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行。此外，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。4.设主存储器容量为64K32位，并且指令字长、存储字长、机器字长三者相等。写出MAR、MDR、IR、ACC、MQ、X的位数。由主存容量为64K32位，可得共需要数据线32根，存储字长为32位；由于MDR的位数与存储字长相等，故MDR为32位；由于MAR的位数对应存储单元的个数，且216=64K，故MAR为16位，地址线16根。因指令字长=机器字长=存储字长（32位），则IR、ACC、MQ、X均为32位。试题精选1.以晶体管为主要元件的计算机属于计算机发展史上的哪一代？BA.第一代 B.第二代 C.第三代 D.第四代2.下列（B）是冯.诺依曼机工作方式的基本特点。A.多指令流单数据流 B.按地址访问并顺序执行指令C.堆栈操作 D.存储器按内容选择地址3.完整的计算机系统应该包括（D）。A.运算器、存储器、控制器B.外部设备和主机C.主机和应用程序D.配套的硬件设备和软件系统4.CPU存取速度的比较，下列哪个是正确的（C）。A.Cache内存寄存器 B.Cache寄存器内存C.寄存器Cache内存 D.寄存器内存Cache5.存放欲执行指令的寄存器是（D）。A.MAR B. PC C.MDR D.IR6.计算机系统中的存储器系统是指（D），没有外部存储器的计算机监控程序可以存放在（）。A.RAM，CPU B.ROM，RAM C.主存储器，RAM和ROM D.主存储器和外存储器，ROM7.对计算机语言执行速度的比较，下列哪个是正确的。CA.机器语言C+汇编语言 B.C+机器语言汇编语言C.机器语言汇编语言C+ D.汇编语言C+机器语言8.下列（D）属于系统软件。A.信息管理软件 B.数据库系统C.辅助设计软件 D.数据库管理系统9.以下说法错误的是（D）。A硬盘是外部设备B.软件的功能与硬件的功能在逻辑上是等效的C.硬件实现的功能一般比软件实现具有更高的执行速度D.软件的功能不能用硬件取代10.关于编译程序和解释程序下面说法错误的是（C）。A编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序B.编译程序编译时间较长，运行速度较快C.解释程序方法较简单，运行速度也较快D解释程序将源程序翻译成机器语言，并且翻译一条以后，立即执行这条语句11.下面各项中为用户提供一个基本操作界面的是（A）。A.系统软件 B.应用软件 C.硬件系统 D.CPU12.下列关于机器字长、指令字长、存储字长说法正确的是（C）。A三者在数值上总是相等的 B.机器字长和存储字长是等价的C.三者在数值上可能不等 D.指令字长取决于机器字长13.下列说法错误的是（C）。A.计算机的机器字长是指数据存储与运算的基本单位、B.寄存器由触发器构成C.计算机一个字的长度都是32位D.磁盘是部分顺序存储器14.下列关于“兼容”的叙述，正确的是（C）。A.指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在B.指计算机软件或硬件的通用性，即它们在任何计算机间可以通用C.指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用D.指软件在不同系列计算机中可以通用，而硬件不能通用15.关于CPU主频CPI、MIPS、MFLOPS说法正确的是（D）。A.CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令C.MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令D.CPU主频指CPU系统使用的时钟脉冲频率，CPI指平均每条指令执行所需CPU时钟数综合应用题1.用一台40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表1-2.求有效的CPI、MIPS速率和程序的执行时间。（I为程序的指令条数）指令类型CPI指令混和比算术和逻辑160%高速缓存命中的访存218%转移412%高速缓存失效的访存810%表1-2 混和指令数和时钟周期CPI即执行一条指令所需的时钟周期（时钟频率f的倒数）数。本处理器共包括四种指令，那么CPI就是这四种指令的数学期望。即CPI=160%+218%+412%+810%=2.24MIPS即Million Instructions Per Second（每秒执行百万条指令数）。已知处理器时钟频率为40MHz，即每秒包含40M个时钟周期，故MIPS=40CPI=402.24=17.9程序的执行时间T=CPIT_ICI=CPI（1/f）I=5.610-8I（s）。2.微机A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。1）若A机的CPU主频为8MHz，B机为12MHz，则A机的CPU时钟周期为多少？2）若A机的平均指令执行速度为0.4MIPS，那么A机的平均指令周期为多少？3) B机的平均指令执行速度为多少？1）A机的CPU主频为8MHz，所有A机的CPU时钟周期=18MHz=0.125ms。2）A机的平均指令周期=10.4MIPS=2.5ms。3）A机平均每条指令的时钟周期数=2.5ms0.125ms=20.因微机A和B片内逻辑电路完全相同，所以B机平均每条指令的时钟周期数也为20.由于B机的CPU主频为12MHz，所以B机的CPU时钟周期=112MHz=1/12ms。B机的平均指令周期=20（1/12）ms=5/3ms。B机的平均指令执行速度=1（5/3）ms=0.6MIPS。另解：B机的平均执行速度=A机的平均指令执行速度（12/8）=0.4MIPS（12/8）=0.6MIPS。第二章 数据的表示和运算例题精析1.下面不同进位计数制的数中，最大的数是（C）.A（0.101）2 B.（0.62）10 C.（0.52）8 D.（0.75）162.能发现两位错误并能纠正一位错的编码是（B）。A.CRC码 B.海明码 C.偶校验码 D.奇校验码3.8位原码能表示的不同数据有（C）。A.15 B.16 C.255 D.2564.当采用两位符号位进行加法运算时，如果结果的符号为（C）表示负溢出。A.00 B.01 C.10 D.115.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y、z，其中x和z为int型，y为short型。当x=127、y=-9时，执行赋值语句z=x+y后，x、y、z的值分别是（D）。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076HC.x=0000007FH，y=FFF7H，z=FFFF0076HD.x=0000007FH，y=FFF7H，z=00000076H6.假定有4个整数用8位补码分别表示r1=FEH、r2=F2H、r3=90H、r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（B）。Ar1r2 Br2r3 Cr1r4 Dr2r47.假定变量I、f、d数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知I=785，f=1.5678，d=1.5，若在32位机器中执行下列关系表达式，则结果为真的是（B）。（I）f=（int）（float）I （II）f=（float）（int）f（III）f=（float）（double）f （IV）（d+f）-d=fA仅I和II B.仅I和III C.仅II和III D.仅III和IV8在规格化浮点运算中，若某浮点数为251.10101，其中尾数为补码表示，则该数(C)A.不需规格化 B.需右移规格化 C.需将尾数左移一位规格化 D.需将尾数左移两位规格化9.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍人和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（D）。A.00111 1100010 B.00111 010010 C.01000 0010001 D.发生溢出10.74181是采用先行进位方式的4位并行加法器，74182是实现_组间并行_进位的进位逻辑芯片。若某计算机系统字长为64位，每4位构成一个小组，每4个小组构成一个大组，为实现小组内并行、大组内并行、大组间串行进位方式，共需要_16_片74181和_4_片74182。11.将十进制数327转换成二进制数。327D=1 0100 0111B12.求下列信息码的奇校验码和偶校验码（设校验位在最低位）。（1）1100111 （2）100110 （3）1010110奇校验码：11001110，偶校验码：11001111.奇校验码：10001100，偶校验码：10001101.奇校验码：10101101，偶校验码：10101100.13.对4位有效信息（1100）求循环校验码，选择生成多项式（1011）。（1100）的循环校验码为M(x)x3+R(X)=1100000+010=1100010（模2加）。14.已知十进制数X=-5/256、Y=+59/1024，按机器补码浮点运算规则计算X-Y，结果用二进制表示，其中浮点数格式如下：数的阶符取2位，阶码取3位，数符取2位，尾数取9位。浮点数的格式如下：阶符2阶码3数符2尾数9X=-5/256=(-101)2/28=2-101(-0.101000000)2Y=+59/1024=（111011）2/210=2-100（0.111011000）2X补=11011,11.011000000Y补=11100,00.111011000 求阶差：E补=11011+00100=11111，知E=-1。 对阶：X补=11100,11.101100000. 尾数求差：11.101100000 +11.000101000 10.110001000X-Y补=11100,10.110001000. 结果右规一次：X-Y补=11101,11.011000100. 正常阶码，无溢出，结果真值为2-3(-0.1001111)2.试题精选单项选择题1.在（C）进位计算制下，有53+147=211.A.十进制 B.八进制 C.九进制 D.十一进制2.BCD码中8421码1001 0101 0100表示十进制数是（A）。A.954 B.864 C.362 D.有错误3.已知大写英文字母“A”的ASCII码值为41H，现字母“F”被存放在某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数是（）。A.46H B.C6H C.47H D.C7H4对真值0表示形式唯一的机器数是（）。A.原码 B.补码和移码 C.反码 D.以上都不对5.设寄存器内容为11111111，若它等于+127，则为（）。A.原码 B.补码 C.反码 D.移码6.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）。A.原 B.补 C.反 D.移7.设x原=1.x1x2x3x4，当满足下列（）时，x-1/2成立。Ax1必为0，x2x4至少有一个为1 B.x1必为0，x2x4任意C. x1必为1，x2x4任意 D.以上答案均不正确8.设机器数字长8位（含一位符号位），若机器数D5H为反码，则算术左移一位，右移一位分别为（）。A.ABH EAH B.AAH EAH C.ABH AAH D.AAH AAH9.在定点数运算中产生溢出的原因是（）。A.运算过程中最高位产生了进位或借位B.参加运算的操作数超出了机器的表示范围C.运算结果的操作数超出了机器的表示范围D.寄存器的尾数太少，不得不舍弃最低有效位10.下溢出的是（）。A运算结果的绝对值小于机器所能表示的最小负数B.运算结果小于机器所能表示的最小负数C.运算结果小于机器所能表示的最小整数D.运算结果的最低有效位产生的错误11.用补码双符号位表示的定点小数，下述情况属负溢出（）。A.11.0000000 B.01.0000000 C.10.0000000 D.00.100000012.将用8位二进制补码表示的十进制数-121，扩展成16位二进制补码，结果用十六进制表示为（）。A.0087H B.FF87H C.8079H D.FFF9H13.原码乘法时，符号位单独处理，乘积的符号是（）。A.两个操作数符号相与 B.两个操作数符号相或C.两个操作数符号相异或 D.被乘数的符号14.在补码除法(加减交替法)中，根据（）上商“1”。A.余数为正 B.余数的符号与除数的符号不同C.余数的符号与除数的符号相同 D.余数的符号与被除数的符号不同15.从下面浮点运算器的描述中选出一个描述正确的句子（）。A.尾数部件只进行加法和减法运算。B.阶码部件可实现加、减、乘、除四种运算。C.浮点运算器可用两个松散连接的定点运算部件阶码部件和尾数部件，阶码部件只进行阶码相加、相减和比较操作。D.尾数部件只进行乘法和除法运算。16.在浮点机中，当其他条件相同时，阶码用移码表示与阶码用补码表示相比，浮点数的表示范围（）。A采用移码时表示范围大 B.采用补码时表示范围大C.一样大 D.都不对17.设某浮点机的阶码基数为4，两个浮点数x、y的阶差为1（x的阶码大），则求x-y的过程中，对阶时应（）。A将x的尾数左移1位 B. 将x的尾数左移2位C. 将y的尾数右移2位 D. 将y的尾数右移1位18.采用规格化的浮点数的目的是（）A.增加数据的表示范围 B.方便浮点运算C.防止运算时数据溢出 D.增加数据的表示精度19.如果采用“0舍1入法”，则0.1101 0001 1舍去最后一位后，结果为（）。A.0.1101 0001 B.0.1101 0010 C.0.1101 0011 D.0.1101 011120.浮点机中，尾数相加后，符号位为01，表示（）。A.发生溢出，需要中断处理 B.发生溢出，按机器零处理C.需要右规，且右规后才能判断是否溢出D.需要左规，且左规后才能判断是否溢出21.十进制数-0.75的IEEE754单精度格式表示成十六进制为（）。A.3F200000H B.BE200000H C.BF400000H D.BE400000H22.在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。A.门电路的级延迟 B.元器件速度 C.进位传递延迟 D.各位加法器速度的不同23.用八片74181和两片74182可组成（）。A.组内并行进位、组间串行进位的32位ALU。B.两级先行进位结构的32位ALUC.组内先行进位、组间先行进位的16位ALUD.三级先行进位结构的32位ALU24.加法器中第i位的进位传递条件Pi为（）。A.xi+yi B.xiyi C.xiyi D.xi+yi+ci-1综合应用题1.计算机存储器程序概念的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32位，数符位是第31位；对于二进制位1000 1111 1110 1111 1100 0000 0000 0000，1）表示一个补码整数，其十进制值是多少？2）表示一个无符号整数，其十进制值是多少？3）表示一个IEEE754标准的单精度浮点数，其值是多少？2.已知X补和Y补，计算下列各题：1）X补=0.11011，Y补=1.01011，X+Y补=？X-Y补=？2）X补=1.01010，Y补=1.00100，X+Y补=？X-Y补=？3.已知X=0.1011，Y=-0.1001，用补码一位算法（Booth乘法）计算XY。4.1）写出（3.8125）10在IEEE754标准的短实数、长实数、临时实数形式下的机器数。2）若1100 0010 1111 1011 1101 0000 0000 0000位IEEE754短实数的机器数形式，其代表的真值是多少？5.某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。1）串行进位方式。2）并行进位方式。第三章 存储器系统的层次结构例题精析1.下列有关RAM和ROM的叙述中，正确的是（A）。I.RAM是易失性存储器，ROM是非易失性存储器II.RAM和ROM都是采用随机存取的方式进行信息访问III.RAM和ROM都可用作CacheIVRAM和ROM都需要进行刷新A.仅I和II B.仅II和III C.仅I、II、III D.仅II、III、IV2.双端口存储器在（B）情况下会发生读/写冲突。A.左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C.左端口与右端口的数据码相同 D.左端口与右端口的数据码不同3.某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为（D）。A.8、512 B.512、8 C.18、8 D.19、84.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（D）。A.1、15 B.2、15 C.1、30 D.2、305.假定用若干个2K4位芯片组成一个8K8位存储器，则地址0B1FH所在芯片的最小地址是（D）。A.0000H B.0600H C.0700H D.0800H6.主存储器和CPU之间增加Cache的目的是（A）。A.解决CPU和主存之间的速度匹配问题B.扩大主存储器容量C.扩大CPU中通用寄存器的数量D.既扩大主存储器容量，又扩大CPU中通用寄存器的数量7.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺少（未命中）50次，则Cache的命中率是（D）。A.5% B.9.5% C.50% D.95%8.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（C）。A.0 B.2 C.4 D.69采用虚拟存储器的主要目的是（D）。A.提高主存储器的存取速度 B.扩大主存储器的存储空间C.提高外存储器的存取速度 D.扩大外存储器的存储空间10.下列命令组合情况中，一次访存过程中，不可能发生的是（D）。A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中11.已知Cache/主存系统效率为85%，平均访问时间为60ns，主存访问时间是Cache访问时间的4倍，求主存储器周期是多少？Cache命中率是多少？12.有一Cache系统，字长为16位，主存容量为16字256块，Cache的容量为16字8块。采用全相联映射，求：1）主存和Cache的容量各为多少字节？主存和Cache的字地址各为多少位？2)如果原先已经依次装入了5块的信息，问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少？3）如果块表中地址为1的行中标记着36H的主存块号标志，Cache块号标志位5H，则在CPU送来主存的字地址为368H时是否命中？如果命中，此时Cache的字地址为多少？13.某计算机的主存地址空间为256MB，按字节编址，指令Cache分离，均有8个Cache行，每个Cache行的大小为64B，数据Cache采用直接映射方式，现有两个功能相同的程序A和B，其伪代码如下所示：程序A：int a256256;int sum_array1() int i,j,sum=0; for(i=0;i256;i+) for(j=0;j256;j+) sum+=aij; return sum;程序B:int a256256;int sum_array2() int i,j,sum=0; for(i=0;i256;j+) for(j=0;iTC B.TATC C.TA=TC D.没关系4.下列关于存储器的描述中，正确的是（B）。A.CPU访存时间由存储器容量决定B.ROM和RAM在存储器中式统一编址的C.ROM中任一单元不可随机访问D.SRAM与DRAM都是破坏性读出5.CPU能直接访问的是（A）。寄存器 Cache 主存 磁盘A. B. C. D. 6.关于静态存储器、动态存储器，下列叙述中正确的是（D）。A.通常静态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0B.动态存储器依靠双稳态电路的两个稳定状态来分别存储0和1C.静态存储器速度较慢，但集成度稍高，动态存储器速度稍快，但集成度低D.静态存储器速度较快，但集成度稍低，动态存储器速度稍慢，但集成度高7.动态RAM的刷新单位是（B）。A.存储单元 B.行 C.列 D.存储位8.动态RAM采用下列哪种刷新方式时，不存在死时间（B）。A.集中刷新 B.分散刷新 C.异步刷新 D.都不对9.若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是（C）。A.0.5% B.1.5% C.1% D.2%10.下列所述不正确的是（C）。A.随机存储器可随时存取信息，掉电后信息丢失B.在访问随机存储器时，访问时间与单元的物理位置无关C.内存储器中存储的信息均是不可改变的D.随机存储器和只读存储器可以统一编址11.设机器字长为32位，存储容量为4MB，若按字编址，其寻址范围是（A）。A.01MW-1 B.01MB-1 C.04MW-1 D.04MB-112.下述说法正确的是（B）。A.EPROM是可改写的，因而也是随机存储器的一种B.EPROM是可改写的，但它不能作为随机存储器用C.EPROM只能改写一次，故不能作为随机存储器用D.EPROM是只能改写一次的只读存储器13.地址总线A0（高位）A15（低位），用4K4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（A）。A.A2A3 B.A0A1 C.A12A13 D.A14A1514.组成2M8位的内存，可以使用（C）。A.1M8为芯片进行位扩展 B.1M4位芯片进行字扩展C.2M4位芯片进行位扩展 D.2M4位芯片进行字扩展15.高位交叉编址和低位交叉编址的多模块存储器哪一种更方便扩充容量（A）。A.高位交叉 B.低位交叉 C.同样任意 D.无法比较16.已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为（C）。A.4T B.(N-1)T C.NT D.无法确定17.如果一个存储单元被访问，则这个存储单元及其相邻的单元可能很快被访问，这称为（D）。A.时间局部性 B.空间局部性 C.程序局部性 D.数据局部性18.如果一个高速缓存系统中，主存的容量为12MB，Cache的容量为400KB，则该存储系统的总容量为（B）。A.12MB+400KB B.12MB C.400KB D.12MB-400KB19设Tc为Cache的访问时间，Tm为主存的访问时间，h为Cache-主存系统的命中率，则Ta（Cache-主存系统的平均访问时间）的表达式为（D）。A.Ta=Tch+Tm（1-h） B. Ta=Tc+Tm（1-h） C. Ta= Tm+Tch D. 无法确定20.在Cache中，常用的替换策略有随机法RAND、先进先出FIFO、近期最少使用法LRU，其中与局部性原理有关的是（C）。A.随机法RAND B.先进先出FIFO C.近期最少使用法LRU D.都不是21.在下列因素中，与Cache命中率无关的是（C）。A.Cache块的大小 B.Cache的容量 C.主存的存取时间 D.A和B22.在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为（D）。A.90% B.98% C.95% D.99% 23.Cache的地址映射中（B）比较多的采用“按内容寻址”的相联存储器来实现。A.直接映射 B.全相联映射 C.组相联映射 D.段相联映射24.在程序的执行过程中，Cache与主存的地址映射是由（C）。A.操作系统来管理的 B.程序员调度的 C.由硬件自动来管理的 D.有存储管理硬件和存储管理软件共同完成的25.为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是（D）。A该程序不应含有过多的I/O操作B.该程序的大小不应超过实际的内存容量C.该程序的指令间相关不应多D.该程序应当具有较好的局部性26.虚拟存储器管理方式常用的有段式、页式和段页式，它们在与主存交换信息时的单位以下表述正确的选项是（D）。A.段式采用页 B.页式采用块 C.段页式采用段和页 D.页式和段页式都采用页27.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（D）。A.快表与慢表都存储在主存中，但快表比慢表容量小B.快表采用了优化的搜索算法，因此查找速度快C.快表比慢表的命中率高，因此快表可以得到更多的搜索结果D.快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快综合应用题1.设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns，问：顺序存储器和交叉存储器带宽各是多少？2.CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。求：1）Cache/主存系统的效率。2）平均访问时间。3.设某计算机的高速缓存采用4路组相联映射，已知高速缓存容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：1）主存地址多少位（按字节编址）？各字段任何划分（各需多少位）？2）设高速缓存起始为空，CPU从主存单元0,1，100，依次读出101个字（主存一次读出一个字），并重复按此次序读11次，问命中率为多少？3）若高速缓存速度是主存的5倍，问采用高速缓存与无高速缓存比较速度提高多少倍？4.有一个16K16位的存储器，由1K4位的DRAM芯片构成（芯片是6464结构）。问：1）共需要多少RAM芯片？2）画出存储体的组成框图。3）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？5.设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM、4K8位RAM、8K8位RAM、2K8位ROM、4K8位ROM、8K8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图，要求：1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。2）合理选用上述存储芯片，说明各选几片？3）详细画出存储芯片的片选逻辑图。6.图3-19所示为使用快表（页表）的虚实地址转换条件，快表存放在相联存储器中，其中容量为8个存储单元。问：1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？页号该页在主存中的起始地址 33420002538000796000660000440000 15800005500003070000虚拟地址页号页内地址11503242701283480516 图3-19 虚实地址的转换条件7.图3-20所示为存储器的地址空间分布图和存储器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是2:4译码器，使能端G接地表示译码器处于正常译码状态。A15要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。地址存储映射0000HROM14000HROM28000H空C000HRAM1E000HRAM2FFFFHa）地址空间 b）地址译码电路图3-20 存储器的地址空间分布和地址译码电路 8.设主存的访问时间是Cache的访问时间的10倍，且Cache的命中率为90%，则该计算机采用Cache后，对存储系统而言，其加速比是多少？（工作时，设Cache与主存同时启动）9.有一全相联Cache系统，Cache由8个块构成，CPU送出的主存地址流序列分别为01110、10010、10010、01110、10010、01000、00100、01000和01010，即十进制为14、18、14、18、8、4、8、10，求：1）每次访问后，Cache的地址分配情况。2）当Cache的容量换成4个块，地址流为6、15、6、13、11、10、8和7时，求采用先进先出替换算法的相应地址分配和操作。10.设有一个直接映射方式的Cache，其容量为8KB，每字块内有16B，主存的容量是512KB，求：1）主存有多少个块？有多少个区？2）该Cache可容纳多少个块？Cache字地址有多少位？块号和快内地址各多少位？3）主存的字地址有多少位？区号（主存字块标记）、区内块号（Cache字块地址）和块内地址各多少位？4）主存中的第i块映射到Cache中哪一个块中？5）将主存的第513块调入Cache，则Cache的块号为多少？它的区号标志为多少？6）在上一步的基础上，送出的主存的字地址为04011H时是否命中？第四章 指令系统例题精析1.直接寻址的无条件转移指令的功能是将指令中的地址码送入（A）。A.程序计数器PC B.累加器AC C.指令寄存器IR D。地址寄存器MAR2.某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1,。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移以后的目标地址是（C）。A.2006H B.2007H C.2008H D.2009H3.下列关于RISC说法中，错误的是（A）。A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令合适种类相对CISC少4.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？2）采用扩展操作码技术，二地址指令最多有几种？3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几条？5.某机字长为16位，直接寻址空间为128字，变址时的位移量量是-64+63,16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求：1）直接寻址的二地址指令为3条。2）变址寻址的一地址指令为6条。3）寄存器寻址的二地址指令为8条。4）直接寻址的一地址指令为12条。5）零地址指令为32条。6.某模型机共有64种操作码，位数固定，且具有以下特点：1）采用一地址或二地址格式。2）有寄存器寻址、直接寻址和相对寻址（位移量为-128+127）三种寻址方式。3）有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中。4）取数/存数指令在通用寄存器和存储器之间传送数据。5）存储器容量为1MB，按字节编址。要求设计算术逻辑指令、取数/存数指令和相对转移指令的格式，并简述理由。7.某机器采用一地址格式的指令系统，允许直接和间接寻址。机器配备有如下硬件：ACC、WAR、WDR、PC、X、MQ、IR以及变址寄存器RX和基址寄存器RB，均为16位。1）若采用单字长指令，共能完成105种操作，则指令一次间址的范围是多少？2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？8.某机字长为16位，存储器按字编址，访问内存指令格式如下：15 11 10 8 7 0OPMA其中，OP为操作码；M为寻址特征；A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为16位，问：1）该指令能定义多少种指令？2）表4-4中各种寻址方式的寻址范围是多少？3）写出表4-4中各种寻址方式的有效地址EA的计算公式。表4-4 例8的表寻址方式有效地址EA的计算公式寻址范围立即寻址直接寻址间接寻址变址寻址相对寻址分析：考查指令格式的特点、寻址方式有效地址EA的公式、寻址范围。9.某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用定长指令格式，指令各字段定义如下：15 12 11 6 5 0OPMsRsMdRd转移指令采用相对相对寻址方式，相对偏移量是用补码表示，寻址方式定义见表4-6.表4-6Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=（Rn）001B寄存器间接（Rn）操作数=（Rn）010B寄存器间接、自增（Rn）+操作数=（Rn），（Rn）+1Rn011B相对D(Rn)转移目标地址=（PC）+(Rn)注：（）表示存储器地址或寄存器的内容，请回答下列问题：1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？2）转移指令的目标地址范围是多少？3）若操作码0010B表示加法操作（助记符为a d d），寄存器R4和R5的编号分别为100B和101B，R4的内容为1 2 3 4 H，R5的内容为5 6 7 8 H，地址1 2 3 4 H中的内容为5 6 7 8 H，5678H中的内容为1 2 3 4 H，则汇编语言为a d d （R4），（R5）+（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么？（用十六进制表示）该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？试题精选单项选择题1.在CPU执行指令的过程中，指令的地址由（A）给出。A.程序计数器PC B.指令的地址码字段 C.操作系统 D.程序员2下列关于指令的功能及分类叙述正确的是（D）A.算术与逻辑运算指令，通常完成算术运算或逻辑运算，都需要两个数据B.移位操作指令，通常用于把指定的两个操作数左移或右移一位C.转移指令、子程序调用与返回指令，用于解决数据调用次序的需求D.特权指令，通常仅用于系统软件，这类指令一般不提供给用户3.以下叙述错误的是（B）。A.为了充分利用存储空间，指令的长度通常为字节的整数倍B.单地址指令时固定长度的指令C.单字长指令可加快指令的速度D.单地址指令可能有一个操作数，也可能有两个操作数4.关于二地址指令以下论述正确的是（A）。A.二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中B.二地址指令中，指令的地址码字段存放的一定是操作数C.二地址指令中，指令的地址码字段存放的一定是寄存器号D.二地址指令中，指令的地址码字段存放的一定是操作数地址5.单字长四地址指令OP A1，A2，A3，A4的功能为（A1）OP（A2）A3，且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成上述指令需访存（D）次。A.1 B.2 C.4 D.56.在指令格式设计中，采用扩展操作码的目的是（C）。A.增加指令长度 B.增加地址码数量 C.增加指令数量 D.增加寻址空间7.某机器指令字长为16位，有8个通用寄存器，有8种寻址方式，单操作数指令最多有（），双操作数指令最多有（A）。A.1024 16 B.2048 32 C.256 64 D.1024 328.指令寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（C）。A.程序浮动 B.程序的无条件浮动和条件浮动 C.程序的无条件转移和条件转移 D.程序的调用9.某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节PC自动加1.当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址D=40H。那么取指令后及指令执行后PC内容为（C）。A.2000H, 2042H B.2002H, 2040H C.2002H, 2042H D.2000H, 2040H10指令系统中采用不同寻址方式的目的主要是（B）。A.可降低指令译码难度 B.缩短指令字长，扩大寻址空间，提高编程灵活性C.实现程序控制 D.降低编程难度11.采用直接寻址方式，则操作数在（A）。A.主存中 B.寄存器中 C.直接存取存储器中 D.光盘中12下