全国硕士研究生入学考试计算机试题及答案(计算机组成).doc

2009-2012全国硕士研究生入学考试计算机组成原理选择题及答案11.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ） A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元12、下列选项中，能缩短程序执行时间的措施是（ ）I 提高CPU时钟频率，II优化数据通路结构，III对程序进行编译优化 A：仅I和II B：仅I和III C：仅II和III D：I，II，III12、下列选项中，描述浮点数操作速度指标的是（ ）。 A.MIPS B.CPI C.IPC D.MFLOPS12.一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是（ ） AX=0000007FH，y=FFF9H，z=00000076H BX=0000007FH，y=FFF9H，z=FFFF0076H CX=0000007FH，y=FFF7H，z=FFFF0076H DX=0000007FH，y=FFF7H，z=00000076H13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（ ） A001111100010 B001110100010 C010000010001 D发生溢出13、假定有4个整数用8位补码分别表示r1=FEH ,r2=F2H ,r3=90H,r4=F8H,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是（ ） A：r1*r2 B：r2*r3 C：r1*r4 D：r2*r414、假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为 “真”的是：I i = (int) (float) i II f = (float) (int) fIIIf = (float) (double) f IV (d+f) - d = f A仅I和II B仅I和III C仅II和III D仅III和IV13、float 型数据通常用 IEEE754 单精度浮点数格式表示。如编译器将 float 型变量 x 分配在一个 32 位浮点寄存器 FR1 中，且 x =-8.25，则 FR1 的内容是（ ）。 A.C104 0000H B.C242 0000H C.C184 0000H D.C1C2 0000H14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ） A0 B. 2 C. 4 D. 615.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ） A1、15 B2、15 C1、30 D2、3021.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ） A5% B. 9.5% C. 50% D. 95%15、假定用若干个2k*4位芯片组成一个8k*8位存储器，则地址0B1FH所在芯片的最小地址是（ ） A：0000H B：0600H C：0700H D：0800H16、下列有关RAM和ROM的叙述中，正确的是（ ）I、 RAM是易失性存储器，ROM是非易失性存储器II、RAM和ROM都是采用随机存取的方式进行信息访问III、RAM和ROM都可用作CacheIV、RAM和ROM都需要进行刷新 A：仅I和II B：仅II和III C：仅I,II，III D：仅II，III，IV17、下列命令组合情况中，一次访存过程中，不可能发生的是（ ） A：TLB未命中，Cache未命中，Page未命中 B：TLB未命中，Cache命中，Page命中 C：TLB命中，Cache未命中，Page命中 D：TLB命中，Cache命中，Page未命中14. 下列各类存储器中，不采用随机存取方式的是（ ）。 A.EPROM B.CDROM C.DRAM D.SRAM15. 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4Mx8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（ ）。 A.22 位 B.23 位 C.25 位 D.26 位16.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（ ） A.2006H B.2007H C.2008H D.2009H17.下列关于RISC的叙述中，错误的是（ ） ARISC普遍采用微程序控制器 BRISC大多数指令在一个时钟周期内完成 CRISC的内部通用寄存器数量相对CISC多 DRISC的指令数、寻址方式和指令格式种类相对CISC少16. 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）。 A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址17. 某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF 和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。 A. CF + OF = 1 B. SF + ZF = 1 C. CF + ZF = 1 D. CF + SF = 118. 下列给出的指令系统特点中，有利于实现指令流水线的是（ ）。I. 指令格式规整且长度一致II. 指令和数据按边界对齐存放III. 只有 Load/Store 指令才能对操作数进行存储访问 A.仅 I、II B.仅 II、III C.仅 I、III D.I、II、III18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ ） A90ns B. 80ns C. 70ns D. 60ns19.相对于微程序控制器，硬布线控制器的特点是（ ） A指令执行速度慢，指令功能的修改和扩展容易 B指令执行速度慢，指令功能的修改和扩展难 C指令执行速度快，指令功能的修改和扩展容易 D指令执行速度快，指令功能的修改和扩展难18. 下列存储器中，汇编语言程序员可见的是（ ） A：存储器地址寄存器（MAR） B：程序计数器（PC） C：存储器数据寄存器（MDR） D：指令寄存器（IR）19、下列不会引起指令流水阻塞的是（ ） A：数据旁路 B：数据相关 C：条件转移 D：资源冲突19. 假定不采用 Cache 和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）。 A.每个指令周期中 CPU 都至少访问内存一次 B.每个指令周期一定大于或等于一个 CPU 时钟周期 C.空操作指令的指令周期中任何寄存器的内容都不会被改变 D.当前程序在每条指令执行结束时都可能被外部中断打断20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是( ) A10MB/s B. 20MB/S C. 40MB/S D. 80MB/S20、下列选项中的英文缩写均为总线标准的是（ ） A：PCI、CRT、USB、EISA B：ISA、CPI、VESA、EISA C：ISA、SCSI、RAM、MIPS D：ISA、EISA、PCI、PCI-Express20. 在系统总线的数据线上，不可能传输的是（ ）。 A.指令 B.操作数 C.握手（应答）信号 D.中断类信号22.下列选项中，能引起外部中断的事件是( ) A键盘输入 B.除数为0 C.浮点运算下溢 D.访存缺页21、单级中断系统中，中断服务程序执行顺序是（ ） I、保护现场，II、开中断，III、关中断，IV、保存断点，V、中断事件处理，VI、恢复现场，VII、中断返回 A：I、V、VI、II、VII B：III、I、V、VII C：III、IV、V、VI、VII D：IV、I、V、VI、VII22、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新屏幕，则需要的显存总带宽至少约为（ ） A：245 Mbps B：979 Mbps C：1958 Mbps D：7834Mbps21. 某计算机有五级中断 L4L0 ，中断屏蔽字为M4M3M2M1M0, Mi=1(0i4)表示对 Li 级中断进行屏蔽。若中断响应优先级从高到低的顺序是 L0L1L2L3L4，且要求中断处理优先级从高到低的顺序是L4L0L2L1L3，则 L1的中断处理程序中设置的中断屏蔽字是（ ）。 A.11110 B.01101 C.00011 D.0101022. 某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则 CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（ ）。 A.0.02% B.0.05% C.0.20% D.0.50%12. 基准程序A在某计算机上的运行时间为100秒，其中90为CPU时间，其余时间忽略不计，若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是A. 55 B. 60 C. 65 D.7013.在C语言中，int型占32位，short型占16位，若有下列语句unsigned short x=65530；unsigned int y=x；则执行后，y的十六进制表示为A 0000 7FFA B 0000 FFFA C FFFF 7FFA D FFFF FFFA14. float 类型（即IEEE754单精度浮点数格式）能表示的最大正整数是: A 2126-2103 B. 2127-2104 C. 2127-2103 D 2128-2104 15. 某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下： struct int a； char b； short c； record； Record.a=273;若record变量的首地址为0xc008，则低至0Xc008中的内容及record.c的地址是A. 0x00、0xC00D B. 0x00、0xC00EC. 0x11、0xC00D D. 0x11、0xC00E16. 下列关于闪存（Flsah Memory）的叙述中，错误的是A. 信息可读可写，并且读、写速度一样快B. 存储元由MOS管组成，是一种半导体存储器C. 掉电后信息不丢失，是一种非易失性存储器D. 采用随机访问方式，可替代计算机外部存储器17. 假设某计算机按字编址，Cashe有4个行，Cashe和主存之间交换的块为存储？字。若Cashe的内存初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cashe的次数是A. 1 B. 2 C. 3 D. 418.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法。共有33个为命令，构成5个互斥类，分别包含7、3、12、5？和6？，问一个需要几位（控制位？）A. 5 B. 6 C. 15 D. 3319.设总线频率为100MHZ，数据总线和地址总线公用一组总线，32位宽，存储字长也是32位。传送一次地址获知一次数据需要一个始终周期。采用猝发式发送，则128位数据需要的时间是A. 20ns B. 40ns C.50ns D. 80ns20. 下列关于USB总线的说法中，错误的是A. 支持热插拔、即插即用B. 可以连接多级外部设备C. 可以扩展接口，D. .速度快，可以同时传输两位数据21. 下列选项中，在I/O总线的数据线上传输的信息包括.I/O接口中的命令字 . I/O接口中的状态字 .中断类型号A. 仅、 B. 仅、 C. 仅、 D. 、22. 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括.关中断 . 保存通用寄存器的内容 .形成中断服务程序入口地址并送PCA. 仅、 B. 仅、 C. 仅、 D. 、