《基本门电路》word版.doc

上传人:wux****ua 文档编号:8811976 上传时间:2020-04-01 格式:DOC 页数:3 大小:94KB
返回 下载 相关 举报
《基本门电路》word版.doc_第1页
第1页 / 共3页
《基本门电路》word版.doc_第2页
第2页 / 共3页
《基本门电路》word版.doc_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述
基本门电路一、实验目的1.了解TTL门电路的原理、性能和使用方法;2.掌握基本门电路逻辑功能;3.熟悉基本运算单元、半加器和全加器的逻辑关系和功能。二、实验原理在数字电路中,门电路是实现某种逻辑关系的最基本的单元,任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。因此,掌握逻辑门的工作原理,熟练、灵活地使用逻辑门,是学习数字电路的基础。本实验在数字学习机上进行,其各种逻辑电路都是由集成TTL门电路构成,逻辑关系用正逻辑分析。图20-1 与门电路ABF&1.与门逻辑功能为当输入端A与B均为“1”时,输出才为“1”,其逻辑函数式为2.或门图20-2 或门电路ABF&逻辑功能为当输入端A或B有一端为“1”时,输出为“1”,其逻辑函数式为3.异或门其逻辑功能为当输入信号A、B相同时,输出为“0”,当两个输入信号不同时,输出为“1”。其逻辑函数式为图20-4 有异或门的半加器&CnSnAnBn=1图20-3 异或门电路ABF&4.半加器半加器是求同一位上的两个加数和的运算单元。这个和称为半加和或本位和。逻辑表达式为式中,分别表示两个加数在第n位上的数码,为本位和,为该位向高一位的进位。图20-5 全加器逻辑图An&=1BnCn-1=1CnSn5.全加器全加器是在半加器的基础上,能够实现两个加数的某一位加法运算全功能的逻辑电路。它不仅能求本位和,而且可以同时将从低位来的进位也加进去。全加器电路由两个半加器和一个或门构成,逻辑表达式为式中,表示全加和,表示低位全加器输出的进位数,表示本位全加进位数,表示半加和。三、实验内容与要求1.测试基本与、或、非、与非逻辑功能;2.测试74LS00(2输入四与非门)与非门的逻辑功能及74LS86(异或门)的逻辑功能; 表20-1 表20-2 A B A*B A B A+B 0 0 0 1 1 0 1 13.用74LS00组成一个与门、或门、异或门(两个输入端,一个输出端)、同或门,或非门电路;4.用74LS86与74LS00分别组成一个半加器与全加器电路;测试74LS183芯片逻辑功能,验证上述全加器与74LS183芯片逻辑功能是否一致。 表20-3 A BCn-1全加器功能 Sn Cn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1四、实验设备实验室提供的设备见表20-4。表20-4名称规格与型号数量数字电子实验箱RTSD-6B1台与非门74LS002片异或门74LS861片全加器74LS1831片 注:芯片74LS00、74LS86、74LS183的引脚见附录二。五、实验报告要求1.画出实验逻辑线路图;2.写出实验要求中逻辑表达式及真值表。六、注意事项1.使用TTL门电路时,一定要正确连接电源端和接地端;2.禁止拔插学习机上的集成电路芯片;3.实验前要认真预习实验内容及附录十一;4.按实验指导书附录二中集成电路引脚图正确接线。芯片电源引脚不要接错,以免损坏芯片,影响实验正常进行。七、思考题1.与非门中不用的输入端如何处理?2.如果与非门的一个输入端接时钟脉冲,其余输入端应是什么状态时才允许脉冲通过?3.TTL集成电路电源的工作电压应接 V;4.TTL门电路的标准高电平是 V;5.三态门电路的三种状态分别为: , , 。图20-6 数字学习机功能与结构图数码显示插座区显示灯16个ONOFFFUSE开关电阻区电容区脉冲给定16个方波幅度频率调整芯 片 插 座 区L15L01K10K100K5V5VK15K0附:数字学习机的功能与结构图
展开阅读全文
相关资源
相关搜索

当前位置:首页 > 图纸专区 > 成人自考


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!