东南大学信息学院-计算机结构与逻辑设计课件11(接口).ppt

计算机结构与逻辑设计 强化班04级 第十一次课 测验评述 A1DiA0DoR WCS 上图为4 1集成存储单元 试将其扩展为8 2的存储器 因为是Di和Do 所以是4 1而不是4 2 方法 先进行位扩展 构成4 2再进行字扩展 构成8 2 或相反 位扩展 地址 控制端并联 输出端分别输出 字扩展 地址 R W端并联 输出端分别并联用高位地址控制片选端 A2 A1A0R W 先字扩展 4 1 8 1 再位扩展 两片电路 如片选 地址 相同 输出分开 位扩展片选 地址 不同 输出并联 字扩展 Di0Do0 可以套用书上的画法 A0A1 R W A2 Di0Di1Do0Do1 最多的错误 A0A1 R W A2 Di0Di1Do0Do1 1 相同的地址输出并联2 不同的地址输出不同 更严重的错误 A0A1 R W A2 Di0Di1Do0Do1 A1D1A0D0R WCS 上图为4 2集成存储单元 试将其扩展为8 4的存储器 4 2指的是存储器中存储矩阵的容量 4是其地址数 若写2 2 则是指地址码位数为2 此处是D1和D0 不是Di和Do 现在的存储器的输入端和输出端是公共的 即所谓I O端 方法 先进行位扩展 构成4 4再进行字扩展 构成8 4 或相反 位扩展 地址 控制端并联 输出端分别输出 字扩展 地址 R W端并联 输出端分别并联用高位地址控制片选端 A2 先字扩展 4 2 8 2 再位扩展 两片电路 如片选 地址 相同 输出分开 位扩展片选 地址 不同 输出并联 字扩展 D3D2 错误情况 将8 4做成了16 2 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D1D0 4 2 16 2 只作了字扩展 未做位扩展 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 8 4 1位地址码变成了2位地址码 A3A2 01时选中左边 A3A2 10时选中右边 然则A3A2 00或11时 二片皆不工作 电路无输出 A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 1 A3 A3 0时D1D0有输出D3D2无输出 而A3 1时D1D0有输出D3D2无输出 输出并非4位 且不相同 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 8 4 与前面一样的错误 每一组用2只存储器只相当于一只存储器 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 自学检查 一 复习题 什么是存储器的主要矛盾 如何解决 存储器层次化管理的基本思想是什么 Memory cache Secondarymemory 使用层次化体系 应在存储器系统中应增加哪些器件 CD TAPE CPU SECONDERYM MEMRY CACHE 材速容料度量 说出各存储器的材料 速度和容量 命中率HIT的定义是什么 如何计算存储器的存取时间 存储器管理体系的主要思想是什么 什么是虚存 它要解决什么矛盾 怎样解决 在采用虚存的计算机中 需要增加那些硬件电路 什么是终端 它有哪些形式 什么是哑终端 有哪些哑终端 解读图6 2该电路可用什么电路代替 解读图6 3为什么要安排延迟网络 为什么用或门启动 延迟网络后面的触发器起什么作用 复位信号的作用是什么 应在何时加上来 学习总结 第五章 RAM的基本存储原理基本结构 结构 译码方式 基本单元 DRAM SRAM 特点 存储器的层次结构存储器的主要矛盾层次化结构的基本思想 命中率的概念各级存储器之间数据交换策略的电路实现虚拟存储器的概念与电路实现 布置自学与实验 自学内容 自学范围 第六章 6 2 数模转换的基本原理数模转换的常用方案开关树 权电流电流激励与电压激励的比较数模转换的主要技术指标定义 计算方法 自学内容 思考题 模数转换的过程采样定理采样 保持电路的基本原理模数转换的主要技术指标为什么数模转换的分辨率为1 2n 1 而模数转换的分辨率为1 2n 量化方式与量化误差的关系 常见A D转换方案原理性能应用场合并行比较逐次逼近双积分跟踪 性能主要从速度 成本 分辨率等角度去讨论 实验的技巧 信号源的频率的问题 频率选择的原则与实验的目的相适应与实验的条件相适配便于观察观察险象宽度数十nS 扫描速度0 5 S 秒 T 2 S F 500kHzMAXPLUSII若信号选择数十兆赫以上 周期只有几十纳秒 但电路的延迟就有几个纳秒 因而观察很不舒服 nS TTL与CMOS 高电平低电平阈值电平输入悬空TTL3 40 21 51CMOSVdd02 5禁止 测验题 P 4235 44