计算机系统结构.doc

计算机系统结构 第一章 绪论计算机更新换代的标志 1.制造计算机的器件更新计算机发展的物质基础。电子管、晶体管、中小规模IC、VLIC。 2.计算机系统结构的改进系统结构改进，重要概念的提出并实现。 地址寄存器、通用寄存器、浮点数中断、输入输出通道、间接寻址、虚拟存储器、微程序设计、Cache系列化等。 系统结构的性能同样对机器的速度有影响。 6575年间器件速度提高十倍，而指令时间却以百倍速度下降。1.1计算机系统结构1.1.1计算机系统层次结构一从功能或从使用者的角度可以将计算机划分为多级层次。 应用语言 M6应用程序 应用程序 信息处理系统 用户 高级语言 M5高级语言机 解释（编译）程序 运行程序 高级语言程序员 汇编语言 M4汇编语言机 汇编程序 运行程序 汇编语言程序员 键盘命令系统源语 M3操作员 操作系统 系统资源 操作员 机器指令系统 M2机器语言机 中央处理机 机器语言程序 机器语言程序员 机器指令时序 M1微程序机 逻辑设计员 微程序控制 寄存器传送门 时序电路 M0硬联逻辑 硬件逻辑 逻辑线路内核 硬件维护员 设计员 1.M0,M1是机器的核心部分，某些机器不用微程序解释执行指令，直接用硬件逻辑实现机器指令系统，M0和M1就合而为一。 有些机器用毫微程序实现微程序，则M0还可以划分为两级。 2.M2机器语言机器 用指令系统编写程序，是机器语言程序员的工作。微机原理的指令系统编程为这一级。 3.M3操作系统机器 该级上支持两类指令；机器语言指令，操作系统指令（打开文件，读/写文件，关闭文件等）。操作系统是运行在第二级上的解释程序。 4.M4汇编语言机器 使用汇编语言编程，先译成M3或M2的语言后执行。 5.M5 高级语言机器高级语言程序先译成M4或M3级语言而后执行。解释执行只是边译边执行。 6.M6应用语言机器 这类语言程序大多是用高级语言编写的语言程序实现的，用户不必是计算机专业人员，仅用终端键盘、鼠标器等发出一些命令进行操作。例用FoxPro,DBASE等编写的管理系统控制系统等。二层次结构的作用 1.有助于对计算机系统的理解，软件、硬件、固件的地位和作用。 2.有助于各种语言及其实现。 3.有助于理解计算机系统结构并设计新的计算机系统。1.1.2 计算机系统结构定义一定义：(Amdahl 1964年提出)由程序设员所看到的计算机系统的属性编写能在机器上正确运行的程序必须了解的概念性结构和功能特性。 特点：不同程序设计者所看到的计算机系统的属性不同。 高级语言程序设计者几乎看不到不同计算机系统的区别（TRANSPARENCY）。二本课程的范围 研究计算机系统软件、硬件/固件功能分配及其界面的确定。包括: 数据表示 寻址方式 存贮系统 指令系统 I/O系统结构 寄存器定义 中段机构 工作状态的定义和切换 信息保护 实质：是机器语言程序员需要了解的和遵循的计算机属性。 不包括：数据流、控制流、逻辑设计和物理实现。1.1.3计算机系统结构、计算机组成与实现一区别 1.Computer Architecture计算机系统软件、硬件/固件功能分配及其界面的确定。 2.Computer Organization计算机系统结构的逻辑实现 , 包括数据流、控制流组成及逻辑设计。 3.Computer Implementation 计算机组成的物理实现 包括：物理结构处理机、主存等部件 器件技术集成度、速度、专用器件设计 组装技术器件、模块、插件、底板的划分 连接、信号传输、电源、冷却及 整机装配。例：指令系统确定属（CA），指令实现包括取指、取数、运算、存结果等，操作排序属（CO），电路、器件设计及装配属（CI）。又例：确定是否有乘法指令属（CA），用乘法器还是用加法器及右移实现乘法指令属（CO），器件的选定（集成度、速度、类型、数量、价格等），及微组装技术属（CI）。又例：主存容量及编址方式的确定属（CA），为达到性能价格比确定主存速度、逻辑结构（存贮体结构）属（CO），主存系统的实现（器件、逻辑电路及微组装技术）属（CI）。二系统结构范围 1.数据表示 硬件能直接识别的数据类型和格式等。 2.寻址方式 最小寻址单位，寻址方式的种类、表示和地址计算等。 3.寄存器组织 操作数寄存器、变址寄存器、专用寄存器的定义、数量和使用约定等。 4.指令系统 机器指令的操作类型和格式，指令间的排序方式和控制机构等。 5.存贮系统 最小编址单位、编址方式、主存容量、最大编址空间等。 6.中断机构 中断类型、中断分级、中断处理程序功能及入口地址等。 7.机器工作状态 如管态、目态的定义和切换。 8.机器级的I/O机构 I/O联接方式、设备访问方式、源、目的及其传送量，操作结束与出错指示等。 9.信息保护 保护方式、硬件保护支持等。三计器机组成范围 1.数据通路宽度 数据总线信息位数。 2.专用部件的设置 例乘除部件、浮点运算、字符处理、地址运算,部件数量。 3.功能部件的共享度 逻辑上无关的操作共用的部件，只能分时使用，对速度有影响，但共享度高。降低共享度提高速度，必然增加功能部件，价格上升。 4.功能部件并行度 功能部件的控制和处理方式是串行还是重叠流水，分布处理。 5.控制部件的组成 硬件控制还是微程序控制，单处理机、多处理机还是功能分布处理。 6.缓冲和排队技术 不同速度部件间怎样设置缓冲器弥补速度差异，设置多大容量。等待处理事件的排序：随机、先进先出、先进后出、优先级、循环队等。 7.预估、预判技术 预测未来行为的原则，以优化性能和处理。 8.可靠性技术 冗余技术和容错技术可提高可靠性。四界限的浮动性 1.有些计算机作为系统结构的内容，在另一种计算机上是作为计算机组成的内容。 2.在计算机组成和实现中提出和使用的技术，可能上升为系统结构的内容，例如Cache思想，在有些机器上加上了Cache管理指令，而使Cache为系统结构的一部分。 随着新器件的出现，系统结构包括功能模块设计，使三者界限模糊。1.1.4 计算机系统的发展一冯诺依曼计算机特征 1.组成 1).数据指令在存储器中，同等对待，程序可改。 2).程序由指令组成，指令驱动，顺序完成处理工作。 3).二进制编码数，采用二进制运算。 控制器 输入设备 运算器 输出设备 存储器 2.特征 1).存储器字长固定，顺序线性一维编址。 2).一级地址空间，按地址访问，地址唯一。 3).由指令形式的低级语言驱动，指令包括操作码、数址两部分。数型由操作码指明。 4).顺序执行指令，由转移指令实现分支。 5).运算器为中心，I/O经过运算器，各部件由控制器控制。二系统结构的改进 1.由串行算法改变为并行算法，由运算器为中心变为存储器为中心，出现了向量计算机，并行计算机和多处理机等。程序数据存储器分开。 2.高级语言与机器语言的语义距离缩小，出现了面向高级语言和直接执行高级语言的机器。 3.硬件子系统和操作系统，数据库管理系统软件相适应，产出了面向操作系统和数据库的计算机。 4.从指令驱动型改变为数据驱动型和需求驱动型，而出现了数据流机器和归约机。为指令所用的数据就绪便激发，指令无先后顺序，可并行执行。 5.出现了适应特定环境的专用计算机，如快速傅里叶变换机器，过程控制计算机等。 6.为获得高可靠而出现容错计算机。 7.系统功能专业化、分散化，出现了各种分布的计算机，包括外围处理机，通信处理机等。 8.出现了与LSI与VLSI相适应的系统结构。 9.出现了非数值化信息的智能计算机。例自然语言、声音、图形和图象处理等，不用精确算法，而用知识推理，经验性非精确推理。1.1.5计算机系统结构的分类一Flynn分类法 1966 MJFlynn定义 概念：Instruction Stream 机器执行的指令序列 Data Stream 由指令调用的数据序列， 括输入和中间结果。 multiple (多倍性) 系统受限制的允许同时处于同一执行阶段的指令或数据的最大可能个数。 分类：SISD 单指令单数据流 Single Instruction Stream Single Data Stream SIMD Single Instruction Stream Multiple Data Stream MISD Multiple Instruction Stream Single Data Stream MIMD Multiple Instruction Stream Multiple Date Stream1.SISD IS CS DS cu pu mm 2.SIMD 各处理部件由同一条指令驱动，处理不同数据 SM pu 1 DS MM1 CS pu2 DS MM2 cu pun DS MMn IS 各处理部件由同一条指令驱动，处理不同数据3.MISD DS IS1 cu1 CS pu1 SM IS2 cu2 CS pu2 MM1 MM2 MMn ISn cun CS pun DS ISn IS2 IS1 各pu由不同指令控制，处理同一数据流，前一结果送后一级pu4.MIMD IS1 cu1 CS1 pu1 DS1 MM1 IS2 cu2 CS2 pu2 DS2 MM2 ISn cun CSn pun DSn MMn 二冯氏分类法（冯译云 1972）。 概念 pm(最大并行度) 计算机系统在单位时间内能够处 理的最大的二进制位数。 pa(平均并行度) T pi Dti pa= i=1 T 其中Pi为Dti内同时处理的二进制位数 u(平均利用率) t pi u=pa/pm= i=1 tpm ILLIACIV 64 (64,64) 位 片 6464 宽 (m) 字宽(n) 64三Handler分类法 (Wolfgan Handler 1977) 计算机硬件的三个层次 1.程序控制部件的个数(pcu) k 2.算术逻辑部件(Alu)或处理部件(pe)的个数d 3.每个算术部件包含基本逻辑线路(Elc)的套数w 系统结构t(系统型号)=(k,d,w) 流水线系统结构t(系统型号)=(kk,dd,ww) k,d,w分别表示流水线中所含相应部件的个数 例 Cray1有一个cpu 即k=1 12个处理部件 d=12 最多可实现8级流水线 d=8 字长64位 w=64 可以实现114位流水线处理 w=114 则t(Cray1)=(1,128,64(114)1.2技术和系统结构一器件对系统结构的影响 速度、集成度、体积、可靠 性、价格。 通用片 通用门、逻辑、存储芯片等。 现场片 到现场按用户要求修改，Eprom,Fpla 等。 用户片 按用户要求专门设计制造的芯片，周期长， 价格高。 二 . 新思想新技术的采用，发展和下移（从大型向中,小,微型机下移）。三掌握系统设计技术和系统评价方法。1.3系统结构的评价标准一价格、性能指标（性能/价格比）。 适用于同类型机器之间的比较，价格包括开发成本和生产成本。 6 software hardware 1950 1990二系统结构的效率与其负荷有关，与使用领域，处理对象有关。三设计简单效率高的结构比设计复杂效率底的结构竞争力强。 本节从价格与硬件两个方面讨论评价标准，说来说去是性能价格比。1.4影响系统结构的几个重要因素1.4.1软件移植性(PORTBILITY)对系统结构的要求问题提出的原因： 1.同一种功能的软件在不同硬件机器上无法运行时，必须重新设计。 2.同一种机器的改进，器件的发展使一种机器向前发展，软件必须与新机兼容。 大量软件的再设计价格不合算。如果使软件具有可移植性，大量软件无需要再设计，而且可以积累和发展下去。统一高级语言的要求困难所在： 1.不同用途的语言语法结构和语义结构不同。程序员偏爱熟悉的语言。 2.对语言的基本结构尚未透彻的统一认识，如GoTo语句。 3.同一种高级语言无法在不同种机器上运行，因为字长“零”的定义，IO设备种类数量，子程序结构，寻址空间，OS不尽相同，且有“方言”，允许汇编语言等不尽相同。 仍是研究解决的方向 ADA是迈出的第一步。解决办法：系列机思想 兼容机的出现 在软硬界面上确定好一种系统结构，从这儿出发软件设计者设计软件，硬件设计者根据速度、性能、价格的不同采用不同的硬件技术和组成，实现技术，研究不同档次的机器。例如IBM 360和IBM 370系列机。 系列机的软件是兼容的(software Compatibitity)。通常是向上兼容，难于向下兼容。 兼容机是生产能使用某种系列机的软件的机器(Comatible Machine)。1.4.2应用对系统结构的影响一从应用角度看，计算机分为通用计算机和专用计算机两大类。专用计算机是因机器应用范围不同，对机器有不同要求而产生的。例如： 科学计算要求有浮点表示，高速计算，阵列计算等。信息处理要求大量简单的计算，字符串处理和十进制运算。实时系统要求强的实时能力，I/O，和中断系统。当机器专用于某一方面时，硬件的利用率较低，性能比下降。二仍然有许多专用方面未纳入通用机 1).高结构化数值计算气象模型、流体流动、有限元分析 2).非结构化数值计算蒙特卡洛模拟、稀矩阵 3 ).实时多因素问题语言识别、图象处理、计算机视觉 4).大存储容量和输入输出密集问题数据库系统、事务处理系统 5).图形学和设计系统计算机辅助设计 6).人工智能面向识知识的系统，推理系统专用计算机因销量小而影响价格，但硬件费用相对下降1.4.3器件对系统结构的影响一通用片 现场片，通用现场型片 专用片（用户片）制造高速性能价格比的途径。 图片机 用户用软件的方法配以不同微程序就能和指令系统不同的各种系统结构的机器。 单片为处理器也属于通用现场型片子。二器件集成度提高、速度提高，机器主频提高 器件是新的系统结构和组成的基础 器件的可靠性是流水技术的基础 高速廉价的半导体存贮器是Cache和虚存的基础 PROM是微程序技术广泛应用的基础 器件的性能价格比和速度提高是组成技术从高档向 低档下移的基础。 器件的发展还影响算法、语言和软件的发展。三器件发展改变了逻辑设计的传统方法 由简化逻辑节省器件转化为选择现有器件，缩小设计周期节省成本。使用通用片现场片和软件设计。用户片的设计要求器件设计和芯片设计密切结合，使用CAD设(Computer Aided Design)1.4.4改进系统结构的三种方法 1.改进算法。 2.改进基本的系统结构。 3.利用并行系统获得高速度。1.5系统设计的步骤一软硬取舍的基本原则 提高硬件比例：可提高速度，减少存贮容量 提高成本、降低硬件利用率及灵活 性、适应性 提高软件比例： 和存贮容量上升 取舍原则 在现有硬件和器件条件下，系统要有高的性能价格比。二计算机系统设计的思想 由上往下，由下往上和从中间开始三种设计思路。 1.由上往下 据用户要求逐级向下设计，下级都能使上一级优化，应用效能必然是好的，适用于专用计算机，不适用于通用计算机。 2.由下向上 只能制成通用机，而后配OS，编译语言 ，硬软脱节，很难优化软件。 3.从中间向两面发展 一般从硬件机器级和操作系统的界面起向两端发展。要求设计人员具有丰富的软、硬件、器件，应用等多方面的知识。应有有效的软件设计环境和开发工具。三计算机系统结构设计的步骤 需求分析 应用环境，语言种类和特性，操作系统 要求，外设特性，技术经济分析和市场 分析。 需求说明 设计准则，功能说明，器件性能说明。 准则：造价、可靠性、可行性、可扩展性、兼 容性、速度、保密性、灵活性、冒险性、程序 设计方便性。 概念性设计 软硬件分析和界面的确定。 具体设计 界面要详细具体定义，一个设计考虑多种 方案。从数据表示、指令系统、寻址方 式、存贮结构、中断及I/O等。 优化和评价 反复优化，获得尽可能高的性能价格比。 第二章 存储系统设计概述： 存储系统是系统结构设计的关键，是“冯诺依曼瓶颈”。 存储系统用于： 1.存入数据、程序。 2.存放中间结果。 3.存放输出结果。 关键： 速度 取执行指令速度。 存取数据速度。 I/O的速度。 存储器带宽：每秒钟能访问的二进制位的数目 设存储器周期T=500ns，每个存储器周期访 问32位，则带宽=32109/500=64106 位/秒即64兆位/秒=8兆字节/秒。 提高带宽的方法： 1.减少周期T。 2.增加字长。 3.增加可同时访问存储器模块。 提高速度的方法：存储器的层次体系结构，由性 价不同的存储器组成，运行若高速存储器，价格 接近低速存储器。 2.1程序的特性 0 1 AR N-1 随机存储器的结构 DR 一随机存取存储器 任何存储单元访问一次的时间相同。速度高二顺序存储器、速度慢、价廉。三随机存储器与顺序存储器的配合。 计算机存储器由两部分组成：快速RAM、慢速顺序存储器。单执行某段程序时即调入。覆盖技术。 系统的配合：编程注意将程序放到一起。 编译和装入程序将相互调用的程序段放 在一起。例:Atlas的一级存储器 RAM 16kw 4us/字 辅助 96kw 214ms/字 2ms/4us=2000/4=500 21K50 12824位 ROM R 1K50 ALU 工作区(ROM) Processor 主存4450 控制地址计算 辅存（数）4450 页故障：以夜调入RAM，如在RAM中执行程序，发现某将执行指令不在RAM中，则叫页故障。四程序特性：程序存储局部性。 程序执行时间的局部性。五研究程序执行规律，减少页故障。 1.预测未来访问区域 (1).含现行指令地址区域 (2).常用数据 (3).可能被调用子程序 (4).嵌套调用的子程序 (5).现行栈区域 向量机器地址访问流如图，使页面划分太大。 p p 访 问 概 率 Add Add 可能却不实际的地址访问概率模型2.2Cache存储器一高速存储器 Cache 在处理器与主存之间设置一个高速，小容量的缓冲存储器，构成Cache主存存储器层次，使速度接近于Cache,容量却是主存的。特点：1. tmain/tcache=420 用Cache和主存组成二层存储器系统。 被访问项在Cache中时叫未命中（Cache失败） 2.Cache未命中储存问题用硬件算法实现。 3.Cache失败储存时间短，可承受更频繁的cache 未命中。 来自处理机 主存地址 块号 块内地址 不命中 主存-Cache地址已装 映象变换机构 不进 不 命 Cache 命 中 主存 替换 中 策略 块号 块内地址 Cache地址 访主 访主存替 存装 多字宽 换Cache 入 Cache Cache 单 访主存替 字 换Cache 高缓冲存贮器 宽 去处理器 Cache Cache的基本结构 0117 35,72,55,30,64,23,16,14 117 3 7620 11,31,26,22,55, 地址 3656 71,72,44,50, 右图为图2.5 1741 数字为八进制数 30二Cache操作三Cache设计参数影响的因素 1.teff=htcache+(1-h)tmain （读的平均周期时间teff） 注 h为命中概率，1- h为失效率 teff=tcacheh+(1-h)tmain/tcache k=10,h=0.99 teff=1.09tcache h=0.89 teff=1.99tcache k=20,h=0.99 teff=1.19Cache h=0.89 teff=3.09Cache 2.Cache的组、行和每行字节数。 1).全相联存储器 由前图(图2.5)组成的Cache叫全相联Cache特点：组成：由目录和行组成 目录中存放标志项，它实际主存地址中放数 据项，每行中数据个数（字节或字数）相等。 存取第几个数由主存地址低位指定。 读写时，先将主存地址高位与目录中地址比 较，找到行，而后将该行开始点加主存低地址确 定，读写Cache地址。缺点：Cache容量固定时，每行中数越少，目录占的 比例越大，每一个数据时Cache与主存就成相 同的结构。 如果Cache使用主存相同的制造技术，Cache 反而慢，因为比较门级比主存多。 2).组相联存储器 0 0 0 1 0326 341251 k-1 n-1 0 0 1 1 3411 43423 1 k-1 n-1 0326 1 0 0 2 1 2262 66021 1 k-1 n-1 0 3 1 0173 34714 N=3 k-1 =? =? =? =? 0326 0326 34125 数据输出 未命中 组成Cache划分成N个组（相当于几个全相联 Cache），每组一个目录存放标志（主存 地址高位） 每组含K行，由主存地址低位中高位指定 每行中有L个字节（字） Cache容量=LKN N=1就是全相联Cache组大于16则影响 速度 K=1叫直接相联Cache 3).直接相联存储器2.2.2Cache设计一主存地址与Cache地址的变换 32个字节存贮器要5根地址线，25个地址，地址要5位，即log225=5 log2B log2N log2K log2L 主存地址 区号 组号 行号 行内地址行 （块号） 中数据地址 log2N log2K log2L Cache地址 2.2.3Cache替换算法一LRU (LeastRecently used)组中近期最少使用的块被替换法则。 最近 A Z C B A Z C B A D C B E D D F E E G F F 最久 H G G 初始状态 访问Z行 访问C行原则：最近使用的放在栈顶,最近使用最少的压入栈底。 缺点:如果刚刚替换出Cache,马上又要使用使又要调入。二OPT替换算法（最佳替换算法） 最近将访 A B B B C Z C A C D D A E E D F F E G G F 最远将访 H H G 原则：按最近将访问之地址序列排列行（向前看）。缺点：很难做到，硬件不能完全预知未来。 假定将要访问的地址序列是：A,Z,B,Z,C,A,D,E,F,G,H三掩蔽目录法（双目录法） 0 1 K-2 K-1 主目录(K行) 数据存贮Cache 掩蔽目录原则：(1).被淘汰行记录入掩蔽目录 (2).调入行如在掩蔽目录中有记录，则该行标记1，表示该行有重复使用之可能。否则记录标记0。 (3).替换时用LRU法，替换栈底规定的几行中标志为0的行。优点：减少重复使用行被替换的可能，提高命中率。2.2.4Cache性能分析的方法地址序列模拟法。一模拟的过程：用一个典型的地址序列模拟Cache的动作，记录未命中的地址统计地址数，得未命中数除以地址数的未命中率。二注意两个问题： 1. 地址序列不一定代表实际工作序列 2.初始工作时Cache装入阶段未命中率对评价的影响 解决办法： 1.用实际的地址序列测试Cache，对专用机比较合适 2.测试初期对地址作标记，去掉初始装入时的未命中数后评价三改进模拟的方法 1.一次模拟度重分析 Mattson等人1970年提出用LRU替换算法对一组K行的Cache模拟时，用一数组HIT（I）记录每一行的命中数，最终可以分析K行，K-1行，K-2行Cache的命中率。 2.淘汰近期使用最多的行的命中数地址压缩技术。PUZAK提出用原始地址序列模拟测试K=1，L，N的Cache,记下未命中地址，称之为未命中地址序列，用该地址序列测统一个Cache，未命中数不变。 3.建立模型2.2.5Cache中任务切换对失效率领影响 概念：QSW：任务切换平均时间间隔。 冷启动(cold-start)失效率：Cache空到Cache满的失效率。 热启动(warm-start)现行进程启动到装满测出的失效率。 热启动失效率与QSW的关系： 1.用户进程和系统进程，系统进程占用越短，对用户进程影响越小。 2.用户进程间QSW越小，影响越大。 解决方法： 1.增大Cache容量。 2.修改调度算法，使切换回来时有用信息仍在Cache中。 3.改置多个Cache如目态Cache，管态Cache. 4.长的向量、字符行不入Cache。2.2.6Cache的写操作一写操作引起Cache与主存内容不一致 1.写Cache而主存来写，I/O或处理器间交换主存数据出错。 2.I/O或处理器间交换数据而改变了已存数据，而Cache中仍是修改前的数据未修改。二解决办法 1.写直达法和写回法。 写直达法：写Cache时也写主存对应单元。写不命中时大多写在主存而不调入。 写回法：当某块被替换时才将该块写回主存。加一个修改标志位，修改过的块被替换是必须写回。写不命中时大多调入Cache。 2.写回法的双目录系统。 不命中时调入块记入两个目录，一个由Cache使用，一个由I/O处理器使用，当I/O处理器在目录中命中时作相应的操作。输出Cache或使Cache作块作废(Input时)。 3.共享Cache 处理器 Cache存储器 主存储器 I/O处理器 共享Cache 处理器 Cache 主存 I/O处理器 I/O-5 Cache互锁 处理器 去主存 目录 Cache I/O处理器4.多处理器系统 各处理器Cache不共享，仍产生不一致 解决方法： 1).播写法：写到与主存同一单元之Cache。 2).作废法：使其它处理器中Cache的相对应块作废，让对方去主存取。三预取法提高命中率 1.坦预取法取i块时，i+1块也取到Cache中(7580%)。 2.不命中预取法，i块不命中时，预取i+1块(3040%)。 注意：预取不一定提高命中率，且应考虑开销是否合算。四Cache设计注意事项 1.Cache尽量与Cpu靠近以保证速度。 2.Cpu与Cache的通讯量密度是Cpu与主存之间的1030倍。 3.程序本身的特性是Cache提高机器性能的依据，程序失去这一特性时，Cache也就失去了作用。 4.可以增加硬件支持提高Cache性能，取决于性能的提高与价格的关系。2.3虚拟存储器 虚拟存储器：程序设计员直接用机器指令的地址码对整个程序编址，而不考虑主存的大小，程序的地址空间比程序运行时存放程序的主存可以大许多，只要程序需要，要多大就可以有多大，这一地址空间称为虚拟存贮空间。 产生原因：高速主存往往空间有限，而程序往往大于主存空间。 多道程序运行时，主存被分配给每个作业，每个作业所得的存贮空间更小。 为解决高速主存与慢速辅助的存贮层次而提出虚拟存贮器概念和机制。 原理：在主存中只存放要访问的程序部分，不访问的部分保存在辅存中，到要访问时再从辅存调入主存，辅存的容量比主存的容量大得多，而速度慢得多。2.3.1段式管理一程序的特性模块化 一个程序可以解成多个在逻辑上相对独立的模块，模块间的界面和调用关系是清楚定义的。 例：主程序、子