集成电路工艺第十章：工艺集成－2

第十章 工艺集成 Process Integration1 结构及质量 热生长的比沉积的结构致密 质量 好 2 成膜温度 热生长的比沉积的温度高 可在400 获得 沉积氧化层 在第一层金属布线形成完进行 做为金属之 间的层间介质和顶层钝化层 3 硅消耗 热生长的消耗 硅 沉积的不消耗硅 当注入离子未与硅原子碰撞减速 而是穿透了晶格间隙时 就发生了沟道效应 1 倾斜硅片 常用方法 2 缓冲氧化层 离子通过氧化层后 方向随机 3 硅预非晶化 增加Si 注入 低能量 1KEV 浅注入 应用非常有效 4 使用质量较大的原子 10 1 引言 工艺集成 前面第二 九章分别介绍了氧化 扩散 离子注入 光刻 刻蚀 CVD以及化学机 械抛光 这些都是单项工艺 这些单项工 艺的组合称为工艺集成 不同的单项工艺集成或单项工艺组合形成 了各种集成电路制造技术 本章介绍两种集成电路制造技术 1 早期基本的3 0 m CMOS集成电路工艺技术 2 现代先进的0 18 m CMOS集成电路工艺技术 硅片制造厂的分区 硅片制造厂分成6个独立的生产区 扩散 包括氧化 LPCVD 热掺杂等高温工 艺 光刻 刻蚀 薄膜 包括PCVD PECVD 溅射等 离子注入和抛光 CMP 硅片制造厂的分区 亚微米CMOS IC 制造厂典型的硅片流程模型7大工艺步骤 1 双阱工艺 2 LOCOS隔离工艺 3 多晶硅栅结构工艺 4 源 漏 S D 注入工艺 5 金属互连的形成 6 制作压点及合金 7 参数测试 10 2早期3 0 m CMOS集成电路工艺技术 10 2 早期基本的3 0 m CMOS集成电路工艺技术 工艺流程 1 双阱工艺 备片 初氧氧化 光刻N阱区 N阱磷注入 刻蚀初氧层 光 刻P阱区 P阱硼注入 阱推进 2 LOCOS隔离工艺 垫氧氧化 氮化硅沉积 光刻有源区 光刻NMOS管场区 N MOS管场区硼注入 场区选择氧化 3 多晶硅栅结构工艺 去除氮化硅 栅氧化 多晶硅沉积 多晶掺磷 光刻多晶硅 工艺流程 续 4 源 漏 S D 注入工艺 光刻NMOS管源漏区 NMOS管源漏区磷注入 光刻PMOS管源漏区 PMOS管源漏硼注入 5 金属互连的形成 BPSG沉积 回流 增密 光刻接触孔 溅射Si Al Cu 光刻 金属互连 6 制作压点及合金 钝化 光刻压焊窗口 合金 7 参数测试 备片 P型硅单晶 单面抛光片 晶向 100 电阻率 20 cm 100mm 片厚525 m 初氧氧化 工艺目的 制作阱注入的缓冲层 工艺方法 干氧氧化 工艺要求 厚度100nm左右 1 1 双阱 双阱 Twin Well Twin Well 工艺 工艺 光刻 N阱区 工艺目的 定义PMOS管的N阱区域 工艺方法 光刻7步骤 HMDS气相成底膜 涂 胶 软烘 对准曝光 显影 坚膜 检查 工艺要求 边缘整齐 无针孔 无小岛 N阱磷注入 注入能量 120KEV 注入剂量 2 0E13 1 1 双阱工艺 双阱工艺 刻蚀初氧层 湿法腐蚀 湿法去胶 光刻P阱区 同N阱光刻 P阱区硼注入 能量 100KEV 剂量 3 0E13 1 1 双阱工艺 双阱工艺 阱推进 工艺目的 形成符合要求的阱杂质浓度分布 工艺方法 高温 N2 O2 气氛 工艺要求 N阱R 1000 左右 P阱R 2500 左右 Xj 4 0 m左右 1 1 双阱工艺 双阱工艺 阱的作用 使 PMOS和NMOS管的阈值电压满足要求 减小寄生的闭锁效应 PMOS管做在N阱里 NMOS管做在P阱里 用N 阱 衬底PN结的反偏实现PMOS管和NMOS管之 间的电气隔离 1 1 双阱工艺 双阱工艺 N阱光刻版图及N阱剖面图 1 1 双阱工艺 双阱工艺 P阱光刻版图及P阱剖面图 1 1 双阱工艺 双阱工艺 垫氧氧化 工艺目的 减小氮化硅与硅之间的应力 工艺方法 去除硅片上的所有氧化层 清洗 干 氧氧化 工艺要求 厚度tox 50nm左右 氮化硅沉积 工艺目的 做后续选择氧化的掩蔽 层 工艺方法 LPCVD 工艺要求 厚度170nm 左右 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 光刻有源区 工艺目的 定义NMOS管和PMOS管的有源区 工艺方法 光刻7步骤 干法RIE刻蚀氮化硅 湿 法去胶 工艺要求 同N阱光刻 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 有源区光刻版图及器件剖面图 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 光刻N管场区 用P阱版 工艺目的 定义NMOS管场区 并为场区注入提 供光刻胶阻挡层 工艺方法 光刻7步骤 不刻蚀 不去胶 工艺要求 同N阱光刻 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 NMOS管场区光刻版图及剖面图 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 NMOS管场区硼注入 能量40KEV 剂量5E13 工艺目的 场区注入适当浓度的硼以提高NMOS 管场开启电压 增强NMOS管之间的场隔离能 力 注意 氮化硅阻挡硼注入防止有源区被掺杂 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 场区选择氧化 局域氧化LOCOS 工艺目的 提高NMOS管和PMOS管的场开启电压 以在N管与N管之间和P管与P管之间实现良好的电 气隔离 工艺方法 去胶 清洗 干 湿 干 高温氧化 工艺要求 场氧厚度800nm左右 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 实际的LOCOS剖面图 2 LOCOS 2 LOCOS 隔离工艺 隔离工艺 LOCOS隔离原理 通过NMOS场区的硼注入及场区选择氧化 增加 场区的表面掺杂浓度及场区氧化层厚度 从而提 高寄生NMOS管的阈值电压 使该阈值电压大于 Vcc 实现了NMOS管之间的隔离 寄生NMOS剖面图 去除氮化硅 工艺方法 去除氮化硅上的氧化层 180 的热磷酸去氮化硅 去除垫氧层 3 3 多晶硅栅结构工艺 多晶硅栅结构工艺 栅氧化 工艺目的 形成MOS器件的栅电介质层 栅氧化 是硅片制造中的关键工艺 工艺方法 干氧掺氯氧化 工艺要求 厚度 50nm 可动和固定电荷密度均 小 多晶硅沉积 工艺目的 做MOS管的栅电极材料 工艺方法 LPCVD 工艺要求 厚度 400nm 3 3 多晶硅栅结构工艺 多晶硅栅结构工艺 多晶掺磷 工艺目的 进行掺杂以形成导电的多晶硅栅电极 工艺方法 POCl3源磷扩散 工艺要求 掺磷后多晶R 30 光刻多晶硅 工艺目的 定义栅电极图形 产生特征尺寸 该 工艺是硅片制造中的关键工艺 3 3 多晶硅栅结构工艺 多晶硅栅结构工艺 光刻多晶硅 续 工艺方法 光刻7步骤 用Cl基气体干法RIE刻 蚀 湿法去胶 工艺要求 特征尺寸CD检查 小于设计值的10 多晶硅栅侧壁陡直 3 3 多晶硅栅结构工艺 多晶硅栅结构工艺 多晶硅光刻版图及剖面图 3 3 多晶硅栅结构工艺 多晶硅栅结构工艺 光刻NMOS管源漏区 工艺目的 定义NMOS管的源漏注入区及PMOS管 的衬底接触区并为NMOS管源漏注入提供光刻胶阻 挡层 工艺方法 光刻7步骤 不刻蚀 不去胶 NMOS管源漏区磷注入 能量100KEV 剂量 2E15 4 4 源 源 漏 漏 S D S D 注入工艺 注入工艺 NMOS管源漏注入区光刻版图及剖面图 4 4 源 源 漏 漏 S D S D 注入工艺 注入工艺 光刻PMOS管源漏注入区 工艺目的 定义PMOS管的源漏注入区及NMOS 管的衬底接触区 并为PMOS管源漏注入提供光刻 胶阻挡层 工艺方法 同NMOS管源漏光刻 PMOS管源漏区硼注入 能量60KEV 剂量 1E15 4 4 源 源 漏 漏 S D S D 注入工艺 注入工艺 PMOS管源漏注入区光刻版图及器件剖面图 4 4 源 源 漏 漏 S D S D 注入工艺 注入工艺 BPSG沉积 工艺目的 生长BPSG作为层间介质ILD以隔离器 件有源区与金属互连 并钝化器件表面 工艺方法 LPCVD 硼磷硅玻璃BPSG 5 5 金属互连的形成 金属互连的形成 回流 增密 作用 源漏注入杂质的电激活 减少注入损伤 BPSG致密化 对BPSG起回流作用 使多晶硅台阶处 的BPSG形成较缓的过渡区 工艺方法 950 30分氮气 5 5 金属互连的形成 金属互连的形成 光刻接触孔 工艺目的 形成连接器件有源区和金属布线之 间的通道孔 工艺方法 干法RIE刻蚀 湿法去胶 5 5 金属互连的形成 金属互连的形成 接触孔光刻版图及器件剖面图 5 5 金属互连的形成 金属互连的形成 溅射Si Al Cu 工艺目的 制作电路元器件的金属电极 工艺方法 溅射材料Si 1 Al Cu 0 5 磁控溅射 工艺要求 厚度1 2 m 5 5 金属互连的形成 金属互连的形成铜作为金属化电极的优点及缺点各 是什么 光刻金属电极 工艺目的 形成电路的金属互连线 工艺方法 光 刻7步 Cl基气体RIE刻蚀 干法氧等离子体去胶 5 5 金属互连的形成 金属互连的形成 金属电极光刻版图及剖面图 5 5 金属互连的形成 金属互连的形成 钝化 工艺目的 保护电路器件表面 钝化层的作用 防止金属线划伤 表 面吸潮 表面 沾污 工艺方法 PECVD生长氧化硅和氮化硅介质层 工艺要求 tox 300nm左右 tSiN 700nm左右 6 6 制作压点及合金 制作压点及合金 光刻压焊窗口 工艺目的 开出金属电极窗口以便压焊键合 工艺方法 光刻7步 干法刻蚀 干法去胶 6 6 制作压点及合金 制作压点及合金 光刻压焊窗口 干法刻蚀 6 6 制作压点及合金 制作压点及合金 光刻压焊窗口 干法去胶 合金 420 30分 N2 H2 6 6 制作压点及合金 制作压点及合金 CMOS器件结构剖面图及电路图 CMOS反相器 电路图 CMOS器件结构剖面图 7 7 参数测试 参数测试 一种1 0 m N阱CMOS电路实际版图 10 3 现代先进的0 18 m CMOS集成电路工艺技术 14大工艺步骤 1 双阱工艺 2 浅槽隔离工艺 3 多晶硅栅结构工艺 4 轻掺杂漏 LDD 工艺 5 侧墙形成工艺 6 源 漏 S D 注入工艺 7 接触形成工艺8 局部互连工艺 9 通孔1和金属塞1的形成 10 金属1互连的形成 11 通孔2和金属塞2的形成 12 金属2互连的形成 13 制作金属3直到制作压点及合金 14 参数测试1 双阱工艺 N阱的形成步骤 1 外延生长 8英寸 P 外延 P 衬底 外延层厚 度约5 0 m 片厚1 5mm左右 2 薄氧氧化 厚度150 作用 表面保护以免沾污 减小注入损伤 有助于减轻注入沟道效应 3 第一次光刻 光刻N阱注入区 不去胶 光刻 胶阻挡注入 4 N阱磷注入 连续三次 倒掺杂注入以减 小CMOS器件的闭锁效应 能量高200KEV 结 深1 0 m左右 中等能量注入以保证源漏击穿电 压 小剂量注入以调整阈值电压 5 退火 作用 杂质再分布 修复注入损伤 注 入杂质电激活 P阱的形成步骤 1 第二次光刻 用N阱的反版 光刻P阱注入区 2 P阱硼注入 连续三次 倒掺杂注入以减小 CMOS器件的闭锁效应 能量高200KEV 结深 1 0 m左右 中等能量注入以保证源漏击穿电压 小剂量注入以调整阈值电压 3 退火 作用同 N阱的形成 倒掺杂阱技术 连续三次离子注入 第一次高能量 200KEV 深结 1 0 m 倒掺杂注入 以减小CMOS器件的闭 锁效应 第二次中能量注入 以保证源漏击穿电压 第三次小剂量注入 以调整阈值电压2 浅槽隔离工艺 浅槽隔离STI Shallow Trench Isolation 浅槽隔离是在衬底上通过刻蚀槽 氧化物填充及氧 化物平坦化等步骤 制作晶体管有源区之间的隔离 区的一种工艺 它取代了LOCOS隔离工艺 优点 提高电路的集成度 改善电路的抗闩锁性 能 LOCOS隔离的缺点 鸟嘴浪费有源区面积 影响集成度 横向尺寸不能精确控制2 浅槽隔离工艺 工艺目的 把硅片上的各个晶体管进行电隔离 STI槽刻蚀步骤 1 薄氧生长 厚度150 作用 在去掉上面氮化硅 时保护有源区以防被腐蚀 2 氮化硅沉积 LPCVD沉积 作用 做CMP的 阻挡层 保护有源区免受CMP的过度抛光 3 第三次光刻 光刻浅槽隔离区 4 STI槽刻蚀 RIE刻蚀 槽深1 0 m左右 STI氧化物填充步骤 1 沟槽衬垫氧化硅生长 厚度150 作用 改善硅 与沟槽填充氧化物之间的界面特性 2 沟槽CVD氧化物填充 LPCVD方法 STI氧化层抛光 氮化物去除步骤 1 沟槽氧化物抛光CMP 2 氮化硅去除 热磷酸煮3 多晶硅栅结构工艺 是关键工艺 因为 它包括最薄 质量最好的栅氧 化层的热生长 多晶硅栅的线宽是整个硅片上的特 征尺寸 1 栅氧化层的生长 厚度20 50 形成MOS管 的栅电极介质 2 多晶硅沉积 LPCVD法 厚度5000 多晶硅掺杂 也可以原位掺杂 作用 形成导电 的栅电极 3 第四次光刻 光刻多晶硅栅 DUV深紫外步进 式光刻机曝光 多晶硅上涂抗反射层 ARC 随后进行特征尺寸 套刻精度 缺陷等质量检 查 4 多晶硅栅刻蚀 用最好的RIE刻蚀机 保证垂 直的侧壁 注意 从栅氧生长到多晶硅掺杂要连续进行以免 硅片沾污等其它问题4 轻掺杂漏 LDD 工艺 轻掺杂漏 LDD 工艺目的 减小源漏间的穿通和 沟道漏电 提高源漏击穿电压 1 第五次光刻 光刻N LDD注入区 不去胶 2 N LDD注入 低能量注入As 其作用 分子量 大 有利于表面非晶化 慢扩散杂质在后续的热处 理中 有利于维持浅结 P 轻掺杂漏注入步骤 1 第六次光刻 光刻P LDD注入区 不去胶 2 P LDD注入 低能量注入BF 2 其作用 比硼 的分子量大 有利于表面非晶化 比硼的扩散系 数低 在后续的热处理中 有利于维持浅结5 侧墙形成工艺 侧墙工艺目的 侧墙用来环绕多晶硅栅侧壁阻挡大 剂量的S D注入以免其接近沟道导致源漏穿通 1 沉积二氧化硅 LPCVD法 厚度1000 2 二氧化硅反刻6 源 漏 S D 注入工艺 N 源漏注入步骤 1 第七次光刻 光刻N 源 漏注入区 不去胶 2 N 源 漏注入 中等剂量注As P 源漏注入步骤 1 第八次光刻 光刻P 源 漏注入区 不去胶 2 P 源 漏注入 中等剂量注硼 3 退火 快速热退火RTP 温度1000 时间几 秒 RTP的作用 减小注入深度的推进 其它 同普通的热退火7 接触形成工艺 接触形成工艺目的 在硅片所有的有源区上形成金 属接触使硅和随后沉积的导电材料更紧密的结合 降低欧姆接触电阻 自对准金属硅化物的形成 钛接触工艺步骤 1 金属钛Ti沉积 用溅射方法 2 退火 700 以上形成硅化钛TiSi 2 3 湿法刻蚀金属钛 刻蚀未反应的Ti 所有有源 区上都保留TiSi 2 而氧化层上没有TiSi 2 钛Ti的优点 使硅和随后沉积的金属紧密地结合 Ti与硅反应生成的TiSi 2 其电阻率比Ti更低 自对准金属硅化物的形成8 局部互连工艺 局部互连LI Local Interconnect 工艺目的 形 成金属布线与器件之间的连接 该工艺称为大马士 革 形成局部互连氧化硅介质的步骤 1 沉积氮化硅 PECVD法 作用 保护有源区以 防后续掺杂二氧化硅中的杂质向有源区扩散 2 掺杂二氧化硅BPSG的沉积 PECVD或 HDCVD法 快速热退火 使BPSG回流 3 二氧化硅抛光CMP 抛光后氧化层的厚度约 8000 4 第九次光刻 光刻局部互连区 引线孔 局 部互连区刻蚀 制作局部互连金属的步骤 1 金属钛Ti的沉积 溅射Ti 作用 充当钨与二氧 化硅的粘合剂 2 氮化钛TiN沉积 与Ti溅射使用一台设备 在 溅射Ti后不出工艺腔直接溅射TiN 氮化钛就是阻 挡层金属 阻挡层金属形成的工艺目的 阻挡后续沉积的金 属钨的扩散 提高器件的可靠性 3 钨沉积 CVD法 钨的作用 比溅射铝有更好 的孔填充 形成钨塞 具有良好的磨抛特性 4 钨磨抛 局部互连LI 工艺 大马士革9 通孔1和金属塞1的形成 层间介质ILD InterLayer Dielectric 的作用 做 为各层金属之间以及第一层金属与硅之间的绝缘介 质材料以隔离各层金属 多晶硅或硅导电层 制作通孔1的主要步骤 1 第一层层间介质氧化物的沉积 APCVD或 PECVD法 2 第一层层间介质CMP 抛光后氧化层的厚度约 8000 3 第十次光刻 光刻通孔1 通孔1的刻蚀 制作金属塞1的主要步骤 金属塞的作用 完成金属线之间的电连接 1 金属钛Ti的沉积 溅射Ti 2 氮化钛TiN沉积 在溅射Ti后不出工艺腔直接溅 射TiN 3 钨沉积 CVD法 4 钨磨抛 钨互连LI和钨塞的SEM照片10 金属1互连的形成 制作金属1互连的步骤 1 金属钛阻挡层沉积 溅射Ti 此步Ti的作用 在 钨塞与后续铝金属之间有良好的粘合 提高金属叠 加结构的稳定性 2 沉积铝铜合金Al Cu 1 3 沉积氮化钛TiN 溅射法 作用 充当光刻中 的抗反射层 4 第十一次光刻 光刻金属1 刻蚀金属1 金属1的SEM照片11 通孔2和金属塞2的形成 制作通孔2的主要步骤 1 ILD 2氧化硅的间隙填充 HDCVD法 2 ILD 2氧化硅沉积 PECVD法 3 ILD 2氧化硅抛光 CMP 4 第十二次光刻 光刻通孔2 通孔2的刻蚀 制作金属塞2的主要步骤 1 金属钛Ti的沉积 溅射Ti 2 氮化钛TiN沉积 在溅射Ti后不出工艺腔直接溅 射TiN 3 钨沉积 CVD法 4 钨磨抛12 金属2互连的形成 1 金属钛阻挡层沉积 溅射Ti 2 沉积铝铜合金Al Cu 1 3 沉积氮化钛TiN 溅射法 4 第十三次光刻 光刻金属2 刻蚀金属213 制作金属3直到制作压点及合金 多次重复11和12完成金属3至金属5的形成工艺 沉积顶层二氧化硅和顶层氮化硅做为表面钝化复合 介质 第二十次光刻 光刻压焊窗口 合金化 13 Full 0 18 m CMOS Cross Section AMD处理器剖面SEM照片14 参数测试 探针台测试Prober早期基本的CMOS技术与现代先进的CMOS技术比较 序 号 早期基本的2 0 3 0 m CMOS技术 一层金属 现代先进的0 18 m CMOS 技术 六层金属 1 双阱工艺 普通单阱 深 结 双阱工艺 倒掺杂阱 浅 结 2 LOCOS 场氧隔离工艺 STI浅槽隔离工艺 3 多晶硅栅结构工艺 特征尺 寸3 0 m 多晶硅栅结构工艺 特征尺 寸0 18 m 4 无 轻掺杂漏 LDD 工艺 5 无 侧墙形成工艺 6 源 漏 S D 注入工艺 B P 源 漏 S D 注入工艺 BF2 As 7 无 接触形成工艺 硅化钛形 成 序 号 基本的2 0 3 0 m CMOS 技术 一层金属 先进的0 18 m CMOS技术 六层金属 8 无 局部互连工艺 9 无 通孔1和金属塞1的形成 10 金属1互连的形成 金属1互连的形成 11 无 通孔2和金属塞2的形成 12 无 金属2互连的形成 13 制作压点及合金 制作金属3直到制作压点及 合金 14 参数测试 参数测试 早期基本的CMOS技术与现代先进的CMOS技术比较本章习题 书中第9章 13 16 25 26本章作业 1 写出早期基本的3 0 m CMOS IC工艺技术的工艺流 程 2 在早期基本的3 0 m CMOS IC工艺技术中 P阱的 作用是什么 并描述LOCOS隔离原理 3 画出早期基本的3 0 m CMOS IC工艺器件制作的剖 面图及对应的版图 4 什么是浅槽隔离STI 即简要描述浅槽隔离STI 它取代了什么工艺