LVDS信号传输原理.doc

LVDS原理与应用简介（1）2007年01月06日 星期六 16:301LVDS信号介绍LVDS：LowVoltageDifferentialSignaling，低电压差分信号。LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。1.1LVDS信号传输组成图1LVDS信号传输组成图LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成，如：DS90C031差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成，如：DS90C032差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。按照IEEE规定，电阻为100欧。我们通常选择为100，120欧。1.2LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100的匹配电阻，并在接收器的输入端产生大约350mV的电压。电流源为恒流特性，终端电阻在100120欧姆之间，则电压摆动幅度为：3.5mA*100=350mV；3.5mA*120=420mV。下图为LVDS与PECL（光收发器使用的电平）电平变化。图2LVDS与PECL电平图示由逻辑“0”电平变化到逻辑“1”电平是需要时间的。由于LVDS信号物理电平变化在0。851。55V之间，其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化信号。其低压特点，功耗也低。采用低压技术适应高速变化信号，在微电子设计中的例子很多，如：FPGA芯片的内核供电电压为2。5V或1.8V；PC机的CPU内核电压，PIII800EB为1.8V；数据传输领域中很多功能芯片都采用低电压技术。1.3差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为：IN=IN+-IN-在接收侧，可以理解为：IN+-IN-=OUT所以：OUT=IN在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是：IN=IN+-IN-线路传输干扰同时存在于差分对上，假设干扰为q，则接收则：(IN+q)-(IN-+q)=IN+-IN-=OUT所以：OUT=IN噪声被抑止掉。上述可以形象理解差分方式抑止噪声的能力。在实际芯片中，是在噪声容限内，采用“比较”及“量化”来处理的。LVDS接收器可以承受至少1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V+2.2V。建议接收器的输入电压范围为：0V+2.4V。抑止共模噪声是DS（差分信号）的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯。2LVDS系统设计LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不困难，下面将简要介绍一下各注意点。2.1PCB板(A）至少使用层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；（B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源地层隔离的不同层上；（C）使LVDS驱动器尽可能地靠近连接器的LVDS端，即尽可能减小线路距离；（D）保证LVDS器件电源质量；使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源地层管脚放置；（E）电源层和地层应使用粗线；（F）保持PCB地线层返回路径宽而短；（G）连接两个系统的地层；2.2板上导线（A）微带传输线（microstrip）和带状线（stripline）都有较好性能；（B）微带传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；（C）带状线在信号间提供了更好的屏蔽，两层地将信号层屏蔽住。2.3差分线（A）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于）这样能减少反射并能确保耦合到的噪声为共模噪声；（B）使差分线对的长度相互匹配以减少信号扭曲防止引起信号间的相位差而导致电磁辐射；（C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；（D）尽量减少过孔和其它会引起线路不连续性的因素；（E）避免将导致阻值不连续性的90走线，使用圆弧或45折线来代替；（F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。2.4终端（A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90130之间，系统也需要此终端电阻来产生正常工作的差分电压；（B）最好使用精度2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50的电阻，并在中间通过一个电容接地，以更好滤去共模噪声。如采用电缆传输信号时候，若环境干扰大，就可以用此方式。2.5未使用的管脚所有未使用的LVDS接收器输入管脚悬空，所有未使用的LVDS和TTL输出管脚悬空，将未使用的TTL发送驱动器输入和控制使能管脚接电源或地。2.6媒质（电缆和连接器）选择（A）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；（B）电缆长度小于0.5m时，大部分电缆都能有效工作；距离在0.5m10m之间时,CAT3(Categiory3)双绞线对电缆效果好、便宜并且容易买到；距离大于10m并且要求高速率时，建议使用CAT5双绞线对。2.7在噪声环境中提高可靠性设计LVDS接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。根据实际情况，正确分析设计发送/接收器的“门控端”，使发送接收数据器受控，当不需要建立发送/接收链路时候，关闭接收器是避免干扰的有效途径。1 概述 LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压 摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗。低误码率。低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平 衡电缆。LVDS在对信号完整性。低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是 TIA/EIA(电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA644标准，另一个是IEEE 1596.3标准。 1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA644标准。1996年3月，IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口的电特性。互连与线路端接等方面的规范，对于生产工艺。传输介质和供电电压等则没有明确。LVDS可采 用CMOS.GaAs或其他技术实现，其供电电压可以从+5V到+3.3V,甚至更低；其传输介质可以是PCB连线，也可以是特制的电缆。标准推荐的最高 数据传输速率是655Mbps,而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。2 LVDS接口的原理及电特性 一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100的导体连接而成，如图1所示。驱动器的电流源(通常为3.5mA)来驱动 差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100的终端电阻，从而在接收器输入端产生的信号幅度大约350mV。通过驱动器的 开关，改变直接流过电阻的电流的有无，从而产生“1”和“0”的逻辑状态。在有些最新生产的LVDS接收器中，100左右的电阻直接集成在片内输入端上 了，如MAXIM公司的MAX9121/9122等。在LVDS系统中，采用差分方式传送数据，有着比单端传输方式更强的共模噪声抑制能力。道理很简单， 因为一对差分线对上的电流方向是相反的，当共模方式的噪声耦合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的影响很校这样，就可以采用 很低的电压摆幅(见表1)来传送信号，从而可以大大提高数据传输速率和降低功耗。 表1是LVDS驱动器的主要电特性参数，表2是接收器的主要电特性参数。表3是LVDS与其他几种接口的性能比较。同为差分传输接口，LVDS与RS- 422.PECL相比，在传输速率。功耗。接收灵敏度和成本等方面都有优越性；与传统的TTL/CMOS接口相比，LVDS在高速。低抖动及对共模特性要 求较高的数据传输系统中的应用有着无可比拟的优势。LVDS的低功耗。低误码率。低串扰。低辐射和高速的性能，使得它在激光打印机。蜂窝移动电话基站。网 络路由器。数字交叉连接和时钟分配系统等领域的应用日益广泛。LVDS接口电路的设计为便于LVDS接口电路的设计，有多家公司生产了专门的LVDS收发 器芯片，如NI公司的DS90LV017A驱动器和DS90LV018A接收器。TI公司的SN65LVDS31驱动器和SN65LVDS32接收器。 MAXIM公司的MAX9123驱动器和MAX9122接收器等等。不同的芯片又具有不同的电平兼容性，NI公司的DS90LV031/032采用+5V 电源供电，可直接与TTL/CMOS信号接口。而MAX9123/9122则采用+3.3V的工作电源，可直接与LVTTL/LVCMOS信号接口，并且 MAX9122的数据输入端直接集成了107的终接电阻。设计LVDS接口，应注意以下几个问题：1.根据系统的工作电源配置情况和需要传输的数据电 平，合理选用驱动器和接收器芯片，或者根据接口芯片的情况，对被传输的数据首先进行电平转换。如果是TTL/CMOS电平，可直接采用DS90LV031 进行传输，在对端用DS90LV032进行接收。而如果传输LVTTL/LVCMOS电平的数据，就可以直接选用MAX9123/9122等低电压接口芯 片。 2.注意阻抗匹配。既要根据接收器输入端的情况确定是否需要外接100终接电阻，同时，要根据PCB的板材和参数合理设计驱动器的线输出阻抗，使其在 90107范围内。PCB传输线要尽可能地短，因为过长的线路，不但传输衰耗加大，降低了传输速率，而且阻抗也容易失配，并可能影响到信号的完整性。 3.根据数据传输速率和传输电缆长度的关系，确定合适的电缆长度以满足系统的要求。一般地，采用LVDS方式传输数据，假定负载电阻为100，当双绞线 长度为10m时，传输速率可达400 Mbps；当电缆长度增加为20m时，速率降为100 Mbps；而当电缆长度为100m时，速率只能达到10 Mbps左右。4.多数LVDS接口芯片的使能端在片内没有接上拉或下拉电阻，如果没有驱动信号输入，它们会不确定地被直接与地或Vcc相连，有可能造成 逻辑错误。所以，除非有特别说明，接口芯片的使能输入端不要悬空。 图2是采用MAXIM公司的一片MAX9123驱动器和一片MAX9122接收器设计的一个4通道LVDS点对点连接的单工接口。该接口工作电源为+3.3V,驱动器输入和接收器输出数据为LVTTL/LVCMOS电平。MAX9123/9122是四驱动器/接收器芯片，采用表面封装形式。直通型引出脚，而且MAX 9122数据输入端内部并接有107的电阻，不需要在电缆上再外接终端电阻了，这有助于简化pcb板设计和降低线间串扰。该接口采用实时传输(使能端接 固定电平),传输速率最高可达500 Mbps。3 数字视频中cameralink与lvds的应用 Camera Link是适用于视觉应用数字相机与图像采集卡间的通信接口。这一接口扩展了Channel Link技术，提供了视觉应用的详细规范。 Camera Link就是专为机器视觉的高端应用设计的，其基础是美国National Semiconductor公司的驱动平板显示器的Channel Link技术，在2000年由几家专做图像卡和摄像机的公司联合发布，所以一开始就对接线、数据格式、触发、相机控制、高分辨率和帧频等作了考虑，结果是 对于机器视觉的应用提供了很多方便，例如数据的传输率非常高，可达1GBitss，输出的是数字格式，可以提供高分辨率、高数字化率和各种帧频，信噪比 也改善了。而且根据应用的要求不同，提供了基本(Base)、中档(Medium)、全部(Full)等支持格式，可以根据分辨率、速度等自由选择。图像 卡和摄像机之间的通讯采用了LVDS(Low Voltage Differential Signaling)格式，速度快而且抗噪较好。图像卡和摄像机之间使用专门的连接线距离最远10米。一般提供的是标准的3米MDR26-pin接线。 如果你的应用要求高速度、高分辨率，而且你有足够的资金，那么考虑选Camera Link接口的摄像机和图像卡，重要的是，目前你可以选择的摄像机和图像卡很多。Camera Link接口的缺点是其接口本身的机械尺寸太大(155051英寸)，尽管半导体集成电路技术可以把成像系统做得很小，但这个接口决定了该类摄像机 的尺寸不可能很小。另外，这个协议的传输距离较近，虽然可以使用光线把距离增加到数百米，但成本高昂。 LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以400Mbps的速率传输，其低电压和低电流驱动输出实现了低噪声和低功耗。 LVDS接口是一种单工方式。必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。其点到点连接的差分对由一个驱动 器、互连器和接收器组成。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许 在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。LVDS要求使用一个与媒质相匹配的终端电阻（10020），该 电阻终止了环流信号，应该将它尽可能接近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线，距离超过10m.