《dsp第七讲》PPT课件.ppt

本章第二大部分主要内容 2 7程序地址生成方式2 8中断系统2 9流水线2 10在片外围电路2 11串行口2 12外部总线2 13直接存储器访问 DMA 控制器 第二章硬件结构 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP概述具有一个自动缓冲单元 ABU ABU利用独立于CPU的专用总线 允许串口对存储器进行不依赖于CPU的读写操作BSP的串行接口部分是一种增强型的标准串口BSP组成框图 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP工作模式非缓冲模式自动缓冲模式非缓冲模式 脉冲编码模式 0 禁止脉冲编码模式1 设这脉冲编码模式 帧同步信号忽略 0 在第一个帧脉冲后的帧同步脉冲重新启动发送1 忽略第一个帧同步脉冲以后的帧同步信号 格式扩展位 FOFE 00 16位字01 10位字01 8位字01 12位字 时钟极性设置位 0 BCLKR下降沿接收器采样数据 BCLKX上升沿发送器采样数据1 与上相反 内部发送时钟分频系数BSPC的MCM 1时 CLKX由频率为CLKOUT CLKDV 1 的片内时钟源驱动 帧同步脉冲极性设置位0 高电平有效1 低电平有效 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP自动缓冲单元操作ABU使用5个存储器映射寄存器 11位的地址发送寄存器AXR11位的块大小发送寄存器BKX11位的地址接收寄存器ARR11位的块大小接收寄存器BKR16位的串行接口控制扩展寄存器BSPCE 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP串行接口控制扩展寄存器 自动缓冲接收停止位0 当缓冲区接收到一半时 继续操作1 当缓冲区接收到一半时 自动缓冲停止 BRE清零 自动缓冲接收使能位0 禁止自动缓冲接收1 接手器的自动缓冲使能 接收缓冲区半满 0 缓冲区前半部分被填满1 缓冲区后半部分被填满 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP自动缓冲操作过程自动缓冲工作于ABU和ABU的2K字存储器块之间 自动缓冲模式下 在传送每一个字的转换过程中不会产生中断 只有当发送和接收数据达到半满边界时才会发生中断 2K字存储器块之内 可以使用AXR ARR及BKX和BKR编程来分配缓冲区的起始地址和缓冲区的大小 起始地址可以指定2K字缓冲区的任意一个位置 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP循环寻址 第二章硬件结构 2 10在片外围电路缓冲同步串行口BSP自动缓冲操作过程归纳ABU执行对缓冲存储器的访问 操作过程中 相应地址寄存器自动增加 直到缓冲区的底部 到底部后 地址寄存器内容恢复到缓冲存储区顶部如果数据到了缓冲区的一半或底部 就会产生中断 并刷新XH XL 如果选择禁止自动缓冲功能 当数据过半或到达缓冲区底部时 ABU会自动停止缓冲功能 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSP概述多通道缓冲串口的硬件部分是基于标准串口的 具有如下特征 全双工通信双缓冲发送和三缓冲接收数据存储器 允许连续数据流可以直接与工业标准的编解码器 模拟接口芯片 其他串行A D D A器件连接并进行通信具有外部移位时钟发生器及内部频率可编程移位时钟多达128个发送和接收通道数支持8 12 16 20 24和32位字长 第二章硬件结构 全双工通信双缓冲发送和三缓冲接收数据存储器 允许连续数据流可以直接与工业标准的编解码器 模拟接口芯片 其他串行A D D A器件连接并进行通信具有外部移位时钟发生器及内部频率可编程移位时钟多达128个发送和接收通道数支持8 12 16 20 24和32位字长利用m律或A律的压缩扩展通信可选的高位或低位先发送的8位数据发送帧同步和时钟信号的极性可编程 可编程的内部时钟和帧发生器可以直接与各种帧调节器及IOM 2 IIS兼容器件 SPI器件进行接口 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSP结构图 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的寄存器McBSP的子地址寻址STM 0 SPSA0STM 0040h SPSD0McBSP的配置通过3个16位 总体配置 寄存器来配置 SPCR1SPCR2PCR接收和发送控制寄存器RCR 1 2 XCR 1 2 采样率发生寄存器多通道控制寄存器接收和发送通道屏蔽控制寄存器 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的配置SPCR1 串行接口控制寄存器1 数字循环返回 回送 模式 接收符号扩展及判别模式 影响DRR 1 2 00 右对齐 高位填001 右对齐 高位符号扩展10 左对齐 低位填011 保留 时钟停止模式 接收中断模式 00 由RRDY和ABIS模式下的帧结束信号驱动01 由块结束或多通道操作下的帧结束信号驱动10 由新的帧同步信号产生11 由RSYNCERR产生 接收同步错误 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的配置SPCR2 串行接口控制寄存器2 15 109876543210 帧同步发生器复位 采样率发生器复位 发送中断模式 发送同步错误 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的配置PRC 引脚控制寄存器 15 141312111098 发送通用IO模式位 仅当SPCR2的 XRST 0时有效 接收通用IO模式位 仅当SPCR1的 RRST 0时有效 接收帧同步模式位 0 外部帧同步信号1 片内采样率发生器产生帧同步信号 发送帧同步模式位 0 外部帧同步信号1 采样率发生器的帧同步模式位决定帧同步模式 发送时钟模式位 0 由外部时钟驱动1 由内部采样率发生器驱动SPI模式下 CLKSTP非零 0 McBSP为从器件 CLKX由系统的SPI主器件驱动 CLKR由内部CLKX驱动1 McBSP为主器件 CLKX驱动她的接收时钟和从器件的移位时钟 接收时钟模式位 情况1 SPCR1没有设置数字回送模式0 CLKR由外部时钟源驱动1 CLKR为由内部采样率发生器驱动的输出引脚情况2 数字回送模式0 接收时钟由发送时钟驱动 CLKR高阻1 CLKR为由发送时钟驱动的引脚 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的配置PRC 引脚控制寄存器 CLKS引脚状态位 DX引脚状态位 DR引脚状态位 发送帧同步脉冲的极性位 0 高电平有效1 低电平有效 发送时钟极性位 0 上升沿采样1 下降沿采样 接收时钟极性位 0 下降沿采样1 上升沿采样 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSP接收和发送控制寄存器PRC 引脚控制寄存器 CLKS引脚状态位 DX引脚状态位 DR引脚状态位 发送帧同步脉冲的极性位 0 高电平有效1 低电平有效 发送时钟极性位 0 上升沿采样1 下降沿采样 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPSPI操作模式主器件通过提供移位时钟信号SCK和从器件使能信号 SS控制通信的进程 SS是一个可选信号 用来控制从器件的输入和输出不使用 SS时 主从器件之间的通信受SCK的控制 在这种工作方式下 从器件必须一直处于选通状态 且同一时刻只允许有一个从器件和主器件进行数据通信 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPSPI操作模式 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式McBSP的时钟停止模式与SPI协议兼容McBSP设置为时钟停止模式时 其接收器和发送器得到同步 从而使其可作为SPI协议下的主设备或从设备发送时钟信号BCLKX可作为SPI协议中的SCK信号发送帧同步信号BFSX可用作从设备时能信号 SSBCLKR和BFSR引脚在时钟停止模式下不用BCLKR和BFSR信号由内部BCLKX和BFSX产生 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式时钟停止模式设置 通过SPCR1中的CLKSTP与PCR中的CLKXP来设置 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式当McBSP被配置为主设备时 PCR中的CLKXM 1 数据发送引脚BDX作为SPI中的MOSI信号 数据发送引脚BDR作为SPI中的MISO信号 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式当McBSP被配置为主设备时 PCR中的CLKXM 0 数据发送引脚BDX作为SPI中的MISO信号 数据发送引脚BDR作为SPI中的MOSI信号 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式四种时钟停止模式下的时序图 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式四种时钟停止模式下的时序图 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式四种时钟停止模式下的时序图 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的时钟停止模式四种时钟停止模式下的时序图 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的SPI主器件模式下的初始化将SPCR2中的 XRST置为零 将SPCR1中的 RRST置为零将PCR中的CLKXM置为1将SPGR2中的CLKSM置为1设置SPGR1中的CLKGDV将PCR中的FSXM置为1将SPGR2中的FSGM置为0将PCR中的FSXP置为1将XCR2中的XDATDLY置为01b将RCR2中的RDATDLY置为01bSPCR2中的 GRST置为1将 XRST和 RRST置1 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的应用实例McBSP与高精度数模转换器MAX541接口采集数据 McBSP的采样率发生器产生10MHz的时钟信号 由BCLKX引脚输出 作为MAX541的串行时钟输入信号 McBSP利用BFSX引脚为MAX541提供片选信号 McBSP的时钟停止模式选为CLKSTP 10 CLKXP 1 第二章硬件结构 2 10在片外围电路多通道缓冲串行口McBSPMcBSP的应用实例程序首次初始化TMS320VC5410 使数据页指针DP 0 并且禁止中断 TMS320VC5410外接10MHz的时钟频率发生器 通过锁相环电路倍频至100MHz 接着初始化McBSP 最后 响应XINT中断发送数据 第二章硬件结构 START 初始化DSPSTM 00E0h PMST IPTR 000000001b MP MC 1 OVLY 1 DROM 0LD 0 DPLD 0 ARPSSBXINTM 禁止所有可屏蔽中断STM FFFFh IFR 清除所有中断标志STM 0020h IMR 允许BSPX0中断STM 0010h TCR 关闭DSP计时器 以便降低功耗 PLL 10 CLKOUT 100MHzSTM 1001000110000111b CLKMDTst LDMCLKMD AAND 01h ABCTst AEQSTM 1001000110000111b CLKMD 第二章硬件结构 初始化McBSPSTMSPCR11 SPSA1STM 1000h SPSD1 CLKSTP 10 选择SPI时钟停止模式 STMSPCR12 SPSA1STM 0000h SPSD1 置McBSP为复位状态 以便对控制寄存 器进行设置STMPCR1 SPSA1STM 0A0Fh SPSD1 CLKX CLKR FSX FSR DX DR FSXM 1 输出 CLKXM 1 输出 FSXP 1 低电平有效 CLKXP 1 在CLKX的下降沿发送数据 STMRCR11 SPSA1STM 0040h SPSD1 每帧1个字 每个字16位STMRCR12 SPSA1STM 0041h SPSD 单帧 RFIG 1 RDATDLY 01 第二章硬件结构 STMXCR11 SPSA1STM 0040h SPSD1STMXCR12 SPSA1STM 0041h SPSD1STMSRGR11 SPSA1STM 0009h SPSD1STMSRGR12 SPSA1STM 2313h SPSD1RPT 2NOPSTM 08000h AR1RSBXINTMMVMDAR1 DXR11 向DXR送数 第二章硬件结构 WAIT IDLE1BWAITBSPX0 STM 0h IFRMAR AR1 MVDMAR1 DXR11RETENOPNOP end