电工与电子技术触发器.ppt

第21章触发器和时序逻辑电路 授课老师 蒙自明 物理与光电工程学院 Email dianzijishu12 Code cheliang10 回顾 Y ABC 逻辑表达式 逻辑表达式 Y A 逻辑函数表示方法 逻辑表达式 逻辑状态表 状态表 真值表 逻辑图 逻辑符号构成的电路图 逻辑运算的基本法则 组合逻辑电路的分析与设计 8421BCD码编码表 74LS139译码器功能表 21 1双稳态触发器 21 2寄存器 21 3计数器 21 1双稳态触发器 21 2寄存器 21 3计数器 触发器 触发器 flip flop 由门电路构成 是构成时序逻辑电路的基本单元 它是一种具有记忆功能 能储存1位二进制信息的逻辑电路 触发器的特点 具有两个稳定的状态 用来表示电路的两个逻辑状态 在输入信号作用下 可以被置成 0 态或 1 状态 当输入信号撤消后 所置成的状态能够保持不变 一 电路结构和逻辑符号 1基本RS触发器 由两个与非门的输入端 输出端交叉连接构成 反馈 信号输入端 低电平有效 1 0 0 1 01 0 二 工作原理 1基本RS触发器 0 1 1 0 10 1 1基本RS触发器 1 1 1 0 11 保持 1 0 1基本RS触发器 0 0 1 1 00 不定 1基本RS触发器 1 状态转移真值表 1基本RS触发器 三 基本RS触发器的功能描述 将触发器的次态Qn 1与现态Qn 以及输入信号之间的逻辑关系用表格的形式表示出来 称为状态转移真值表 简称状态表或真值表 基本RS触发器状态真值表 简化真值表 次态Qn 1的卡诺图 1基本RS触发器 2 特征方程 描述触发器逻辑功能的函数表达式称为特征方程 又称状态方程或次态方程 描述触发器的状态转换关系及转换条件的图形称为状态转移图 简称状态图 0 1 1基本RS触发器 3 状态转移图 状态图 RD 1SD 1 圆圈表状态 箭头表转移方向 标注表转移条件 RD 1SD 1 Q 置1 置0 置1 置1 置1 保持 不允许 1基本RS触发器 工作波形图又称为时序图 是描述触发器的输出状态随时间和输入信号变化的规律的图形 4 波形图 2可控 同步 钟控 RS触发器 一 电路结构和逻辑符号 所谓同步触发器就是要求只有在同步信号到达时 触发器的状态才能发生变化 而这个同步信号叫做时钟信号 时钟脉冲 用CP表示 二 工作原理 电平触发方式 上升沿触发 三 功能描述 1 特征方程 CP 1时 2 状态真值表 CP 1时 2可控 同步 钟控 RS触发器 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 3 状态转移图 CP 1 4 波形图 设初态为0 2可控 同步 钟控 RS触发器 四 同步RS触发器存在的问题 空翻现象 在一个时钟脉冲周期 CP 1 中 触发器发生多次翻转的现象叫做空翻 由于在CP 1期间 G3 G4门为 开门 都能接收R S信号 所以 如果在CP 1期间R S发生多次变化 则触发器的状态也可能发生多次翻转 为避免计数混乱 要求每来一个CP脉冲 触发器只发生一次翻转 2可控 同步 钟控 RS触发器 边沿触发方式的触发器有两种类型 一种是维持 阻塞式触发器 它是利用直流反馈来维持翻转后的新状态 阻塞触发器在同一时钟内再次产生翻转 另一种是边沿触发器 它是利用触发器内部逻辑门之间延迟时间的不同 使触发器只在约定时钟跳变时才接收输入信号 3边沿触发器 同时具备以下条件的触发器称为边沿触发器 触发器仅在CP某一约定跳变沿到来时 才接收输入信号 在CP 0或CP 1期间 输入信号的变化不会引起触发器输出状态变化 优点 不仅克服了空翻现象 而且大大提高了抗干扰能力 3边沿触发器 一 维持 阻塞式D触发器 1 电路结构和逻辑符号 3边沿触发器 2 工作原理 0 1 1 D 1 D D触发器的特征方程为 即D触发器的输出状态仅在CP的上升沿发生变化 且由CP上升沿到达前瞬间输入信号D的值决定 3边沿触发器 3 维持 阻塞线的作用 1 0 1 1 1 0 1 1 1 0 置 1 有效防止了 空翻 且抗干扰能力强 3边沿触发器 4 功能描述 状态真值表 状态转移表 波形图 Q 1 触发器的触发翻转仅发生在CP的上升沿 2 判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态 设初态Q 0 21 1 2主从JK触发器 1 电路结构 从触发器 主触发器 反馈线 2 工作原理 主触发器打开 主触发器状态由J K决定 接收信号并暂存 从触发器封锁 从触发器状态保持不变 CP CP 状态保持不变 从触发器的状态取决于主触发器 并保持主 从状态一致 因此称之为主从触发器 从触发器打开 主触发器封锁 CP CP高电平时触发器接收信号并暂存 即主触发器状态由J K决定 从触发器状态保持不变 要求CP高电平期间J K的状态保持不变 CP低电平时 主触发器封锁 J K不起作用 0 1 CP 3 JK触发器的逻辑功能 Qn 1 00 11 10 0 01 CP高电平时 主触发器状态由J K决定 从触发器状态不变 保持功能 置 0 功能 置 1 功能 计数功能 C下降沿触发翻转 例 JK触发器工作波形 3 将D触发器转换为T 触发器 触发器仅具有计数功能 即要求来一个CP 触发器就翻转一次 21 1 4触发器逻辑功能的转换 21 3计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件 可累计输入脉冲的个数 可用于定时 分频 时序控制等 21 3 1二进制计数器 按二进制的规律累计脉冲个数 它也是构成其它进制计数器的基础 要构成n位二进制计数器 需用n个具有计数功能的触发器 1 异步二进制加法计数器 异步计数器 计数脉冲C不是同时加到各位触发器 最低位触发器由计数脉冲触发翻转 其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发 因此各位触发器状态变换的时间先后不一 只有在前级触发器翻转后 后级触发器才能翻转 二进制数Q2Q1Q0 000010012010301141005101611071118000 脉冲数 CP 二进制加法计数器状态表 从状态表可看出 最低位触发器来一个脉冲就翻转一次 每个触发器由1变为0时 要产生进位信号 这个进位信号应使相邻的高位触发器翻转 当J K 1时 具有计数功能 每来一个脉冲触发器就翻转一次 三位异步二进制加法计数器 在电路图中J 悬空表示J K 1 下降沿触发翻转 当相邻低位触发器由1变0时翻转 异步二进制加法器工作波形 每个触发器翻转的时间有先后 与计数脉冲不同步