北京邮电大学计算机学院数字逻辑与数字系统.ppt

第2章 第2章 第一节组合逻辑分析第二节组合逻辑设计第三节组合逻辑电路的等价变换第四节数据选择器与分配器第五节译码器和编码器第六节数据比较器和加法器第七节奇偶校验器 组合逻辑 组合逻辑分析 第一节组合逻辑分析 电路任意时刻的输出状态只取决于该时刻的输入状态 而与该时刻前的电路输入状态无关 如何确定组合逻辑完成的逻辑功能 组合逻辑不含有记忆器件 逻辑表达式 真值表 最简式 描述功能 组合电路 组合逻辑分析例题1 分析如下电路 列写布尔表达式法 组合逻辑分析例题2 分析如下电路 当ABC为何值时F 1 代数化简 F 组合逻辑分析例题2 卡诺图化简 当ABC取值为1 2 3 4 5时输出F 1 列写真值表法 复习 写出下列电路所对应的逻辑函数 组合逻辑分析例题3 分析如下电路的逻辑功能 A B 功能 一位比较器 Z1表示AB 0100 1001 0010 组合逻辑分析例题4 10205299 P50例3 3 分析如下电路的功能 列出真值表 四选一选择器 组合逻辑分析例题4 10205299 P50例3 3 分析如下电路的功能 列出真值表 四选一选择器 组合逻辑分析例题5 分析如下电路的功能 检测1的个数的奇偶判别电路 组合逻辑分析例题6 密码锁电路 只有按照规定的顺序打开或闭合A B C D才能使电磁铁得电开锁 否则报警器就会报警 试分析开锁方法 技能实训 P76 A B C 1 D 0 组合逻辑设计 第二节组合逻辑设计 真值表 卡诺图 表达式 简化的表达式 设计要求 逻辑图 消除冒险 代数法化简 图形法化简 一个逻辑函数可以用不同形式的逻辑电路来实现 器件数最少 器件品种最少 器件间的连线最少 不同电路实现 与非 电路 或与 电路 或非 电路 与或非 电路 异或 电路 不同电路实现 与非门 非或门 或非门 非与门 与非 门实现 实现与门 实现非门 实现或门 与非 门实现 与非 门实现 方法 对F两次求反 F AB BC AC 当反函数较简单时用 或非 门实现 或非 门实现 方法 对F两次求对偶 求对偶并化简为最简 与或 表达式 对F 求 与非 与非 表达式 对F 再求对偶 与或非 门实现 与或非 门实现 方法 0 0 0 74LS08与门tpLH 4 5tpHL 5 74LS02或非门tpLH 10tpHL 10 74LS50与或非门tpLH 6 8tpHL 6 2 P42例12 或非门具有较短的延迟时间 组合逻辑设计例题1 设计一个燃油锅炉自动报警器 要求燃油喷嘴在开启状态下 如锅炉水温或压力过高发出报警信号 用与非门实现 解 1 进行逻辑规定 喷嘴开关 锅炉水温 压力分别用A B C表示 报警信号作为输出变量 用F表示 喷嘴开 1 关 0 锅炉水温 压力高 1 低 0 报警 1 正常 0 2 列真值表 0 0 0 0 0 1 1 1 3 化简 组合逻辑设计例题2 设计一个半加器 半加器是能实现两个一位二进制数相加 并且能向高位进位的逻辑电路 与非 门实现 输入只有原变量无反变量 组合逻辑设计例题2 从表达式中消掉非变量 组合逻辑设计例题3 某工厂有A B C三个车间 各需电力10kw 由厂变电所的X Y两台变压器供电 其中X变压器的功率为13kw Y变压器的功率为25kw 为合理供电 需设计一个送电控制电路 控制电路的输出接继电器线圈 送电时线圈通电 不送电时线圈不通电 线圈动作电压12V 用与非门和异或门 设 车间工作用1表示 不工作用0表示 送电用1表示 不送电用0表示 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 组合逻辑设计例题3 1 1 1 1 1 1 1 1 组合逻辑设计例题3 所需集成电路芯片 74LS00 74LS10 74LS86 四2输入与非门 三3输入与非门 四2输入异或门 74LS00 74LS86 74LS10 是否可以减少芯片的种类呢 组合逻辑设计例题3 1 1 1 1 去掉74LS10三输入与非门芯片 74LS00 74LS86 组合逻辑设计例题4 某组合逻辑电路的输入A B C和输出F的波形如图所示 列出该电路的真值表 写出逻辑函数表达式 并用最少的与非门实现 0 1 0 0 0 1 1 1 AB 00A型CD 00A型01B型01B型10AB型10AB型11O型11O型 设计一个血型配比指示器 解 用AB表示供血者代码 CD表示受血者代码 代码设定如下 P57习题18 G 0 2 5 6 10 12 13 14 15 G表示绿灯 R表示红灯 特殊问题的逻辑设计 原则 利用任意项来简化逻辑表达式 实现最佳设计 任意项 输入变量的某些取值组合根本不存在 如存在也不影响输出的最小项 设输入既有原变量又有反变量 用或非门设计实现下面函数的组合电路 无关项例题 一热水器如图所示 图中虚线表示水位 A B C电极被水浸没时有信号输出 水面在A B间时为正常状态 绿灯G亮 水面在B C间或A以上时为异常状态 黄灯Y亮 水面在C以下时为危险状态 红灯R亮 试设计实现该逻辑功能的电路 解 1 逻辑规定 1 0 0 0 0 1 0 1 电极被水浸没 1 灯亮 1 2 真值表 3 化简 R卡诺图 Y卡诺图 0 0 1 0 1 G卡诺图 无关项例题 1 交作业2 本周作业P5710 13 16 17 18 19 作业 查阅74LS253和74LS42的数据手册 写出功能表 提问 问题 1 组合逻辑电路的设计步骤是什么 2 如何理解设计过程中的最简 6 密码锁思考题的答案 3 与或 表达式变为 与非 与非 及 与或 表达式变为 或非 或非 表达式的方法 4 设计二位乘二位二进制乘法器 5 无关项参与设计的目的是什么 BC先闭合 B C A 1 D 0时G 0 H 0 竞争冒险现象 由于竞争而引起电路输出发生瞬间错误的现象 在组合电路中 信号经由不同的途径达到某一汇合点的时间有先有后的现象 输出端出现原设计中没有的窄脉冲 常称其为毛刺 理论上恒为1 竞争冒险判断 代数法 两个互补输入信号同时向相反状态变化的情况下 竞争冒险 10211491 竞争冒险判断 卡诺图法 函数卡诺图上为简化作的圈相切 且相切处又无其他圈包含 A C具有竞争力 C具有险象 B C具有竞争力 B C具有险象 竞争冒险消除 a 修改逻辑设计消除逻辑冒险 b 加选通脉冲消除逻辑冒险 冒险出现在什么时侯 冒险出现在变量发生变化的时刻 选通脉冲 c 吸收法消除逻辑冒险 输出加电容C消除毛刺 利用多余项的方法 数据选择器 多路开关或多路转换器 数据选择器 K 双四选一多路选择器 第五节数据选择器与分配器 数据选择器 数据选择器74LS153内部结构 WEB演示 数据选择器 数据选择器 八选一74LS151 P44图2 20波形图 数据选择器 用四选一选择器实现函数 10211491 数据选择器应用 逻辑函数对照法 展开 合并 对照 函数发生器 数据选择器应用 展开 合并 对照 用八选一数据选择器实现 数据选择器应用例题 写出如图所示8选1数据选择器实现的逻辑函数的最小项表达式 数据选择器的级联 用一片74LS153如何连接实现八选一 数据选择器的例题 EWB演示 74LS253构成分时多路转换 用4路选择器74LS253构成分时多路并 串转换电路 数据选择器应用 P5710题 思考 用8选1数据选择器实现 提问 3 用一片数据选择器74LS151 8选1 设计一个逻辑电路 输入为4位二进制数 当输入数据能被2或5整除时输出为1 否则输出为0 问题 学习辅导及习题详解 11371812 P95 2 用多路数据选择器可以方便的实现 输出逻辑函数 单 提问 4 电路中的输入信号DCBA是8421BCD码 试分析输出L实现的逻辑功能 W 1 1 1 1 1 0 0 0 0 0 0000011111 功能 四舍五入电路 提问 5 用两种方法实现函数 方法1 逻辑门实现 方法2 数据选择器实现 化简 用4选1数据选择器 数据分配器 数据分配器 WEB演示74LS155数据传输 译码器 常用的译码电路 二进制译码器 二 十译码器 数字显示译码器 2 4译码器 3 8译码器 4 16译码器 74LS139 74LS154 74LS138 使能端的作用 使得ABC输入端稳定后再送到输出端 用于逻辑功能扩展 第六节译码器与编码器 多输入多输出的组合逻辑部件 对具有特定含义的输入代码进行 翻译 将其转换成相应的输出信号 译码器功能表 特点 译码器的输出均对应一个输入最小项的非 74LS138译码器功能表 138译码器例题 通过74LS138选择外围设备 写出每个设备的单字节地址 11 E1H E5H A7A6A5A4A3A2A1A0 11100101 1 0 0 001 138译码器例题 设X Z均为三位二进制数 X为输入Z为输出 要求二者之间有下述关系 当3 X 6时 Z X 1 当X 3时 Z 0 当X 6时 Z 3 用138构成此逻辑 解 列真值表 138译码器的选择输入端CBA对应X2X1X0 138译码器的输出Y0 Y7与Z2Z1Z0的对应关系 138译码器例题 P5713题 解题指南 P2815题 题解指南 P2916题 138译码器 X3 01 工作 2 不工作 X3 11 不工作 2 工作 用两片138组成4 16译码器 数字显示译码器 74LS42 二 十进制七段码显示 abcdefg abcdg bcfg A3A2A1A0 1001输出高电平有哪几段 查资料 共阴极 EWB演示 74LS42 74LS48 74LS48数据手册 74LS48功能表 EWB演示 74LS48 试灯信号输入 双重功能端子 灭零信号输入 作用 不显示小数点前的零 0七段全亮 为输出端子的条件 编码器 将某种代码或电位信号转换成二进制码输出的电路 问题 同时为低编码混乱 注意 此电路任意时刻只允许一个输入信号为有效信号 输出对这个输入信号编码 I6 110 普通编码器电路 74LS148真值表 具有优先级的编码器 P49真值表 实质 允许多个有效信号输入 输出只对优先级别高的信号编码 74LS148 输出为3位二进制反码 1 0 输入输出信号0有效 0 1 1 EWB演示 编码器 000 001 010 011 100 101 110 111 作业 1 设计一个多功能电路 功能表见表1 分别采用逻辑门实现 8选1数据选择器实现 4 16译码器实现 表1 并采用三种方法实现 3 用并行加法器74LS283设计一个四位二进制减法器 提示 负数用补码表示 4 P981 2 提问 d 2 用译码器实现函数 问题 3 密码锁思考题的答案 BC先闭合 B C A 1 D 0时G 0 H 0 74LS148 第一片有输入信号时 A15 A8至少有一个为0 要求输出代码是0000 0111中的一个 在第一片无输入信号而第二片工作时 要求输出代码是l000 1111中的一个 两片74LS148组成16位编码器 16位编码器 WEB 74LS147演示P49例15 P48图2 27是原码输出 数据比较器 实际值A 恒定B值 降温 实际值A 恒定B值 保持 实际值A 恒定B值 升温 74LS85四位比较器 P51表2 11 级联输入端用于扩展 比较思路 从高位到低位逐级比 高位相等需比较低位确定两数大小 第七节数据比较器与加法器 数据比较器真值表 4位比较器74LS85功能表 74LS85 两片74LS85构成8位数据比较器 74LS85举例 试用数值比较器构成用8421BCD码表示的一位十进制数的四舍五入电路 解 设8421BCD的输入为A3A2AlA0 当其小于或等于4 即0l00 时电路输出F为0 否则输出F为1 加法器 实现两个一位二讲制数相加的同时 再加上低位来的进位的逻辑电路 两个一位二进制数相加 并且能向高位进位的逻辑电路 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 串行加法器 多个全加器FA串行连接 A 3948H B C769H A 0011100101001000B B 1100011101101001B 问题 最终和的输出要等待进位的逐级上传 10110001 100000000 P5712题 多个全加器FA串行连接 与门延迟时间 15ns 或门延迟时间 12ns 异或门延迟时间 13ns 一级的进位时间 12 15 13 40 ns 化简 FA 非门延迟时间 15ns 与或非门延迟时间 6ns 异或门延迟时间 20ns 16位数据求和的时间 15 6 15 20 335 ns 题 给定三种门 计算16位串行进位加法器的最长进位时间 16位数据进位的时间 16 6 15 336 ns 一级的进位时间 6 15 21 ns 74LS283 74LS283 即将字长n位分为若干组 组内采用超前进位 组间采用串行进位 试用四位加法器实现8421BCD码至余3BCD码的转换 查阅数据手册 74LS283例题 试用四位全加器74283实现一位BCD加法器 解题关键 进行修正 运算结果 9 不修正 结果 0 运算结果 9 结果 6 修正电路是一个判9电路 当和数大于9时 8421BCD码产生进位 而四位二进制数不产生进位 0111 0101 1100 12 10 0110 10010 74LS283例题 试用四位全加器74283实现一位BCD加法器 解题关键 进行修正 运算结果 9 不修正 结果 0 运算结果 9 结果 6 修正电路是一个判9电路 运算结果 9的最小项 修正函数 四位二进制运算结果产生进位也一定是 9 当和数大于9时 8421BCD码产生进位 而四位二进制数不产生进位 例如 8 9 17 74LS283例题 结果 9加0110 结果 9加0000 演示WEB BCD加法 奇偶校验器 全部输入 1 的个数为偶时 1 全部输入 1 的个数为奇时 1 奇校验 加上校验位使得1的个数为奇 偶校验 加上校验位使得1的个数为偶 奇偶校验只能发现一位错 101011100 0 1010011100 10101010 11101010 1 1 1010011000 奇校验 偶 奇校验 74LS280 数字通信中 二进制信息传输可能出现错误 检测错误的一种简单方法 奇偶校验码 发生错误 第八节奇偶校验器 查阅数据手册 奇偶校验器 发送端FEV 0 0正确 1错误 偶 1 奇 奇 0 奇 发送端 接收端 发送97H 10010111 发送侧I端接地 发送侧的FEV与接收侧的I端连接 在接收端只观测FEV 当FEV 0时接收数据正确 发送55H 01010101 I 0 发送端FEV 1 EWB演示 奇偶校验 例 利用74LS280发送 接收数据 第2章掌握内容 1 组合逻辑电路定义 2 组合逻辑电路的分析步骤 3 组合逻辑电路的设计步骤 5 竞争冒险现象的定义 6 竞争冒险现象的判断与消除 7 数据选择与分配器 8 译码器与编码器 9 数据比较器 10 半加器 全加器 11 奇偶校验器 4 组合逻辑电路设计的优化 与门延迟时间 15ns 或门延迟时间 12ns 异或门延迟时间 13ns 一级的进位时间 12 15 27 ns 16位数据求和的时间 15 27 13 418 ns 前一个电路16位数据求和的时间 15 40 13 613 ns 先行进位加法器 当AiBi 1 Gi 1 Ci 1 本位进位 传递进位 当Ai Bi Pi 1 Ci 1将低位向本位的进位传送到高位 结论 最低位的进位可以超前送到最高位及各位上 问题 进位传递时间的节省是以逻辑电路的复杂为代价的 位数的增加 门的扇入和扇出也会增大 分析进位 提问 全减器 1 试用一片74LS138和两个四输入与非门组成一个全减器 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 低位借位 解 1 列真值表 2 列写本位差和借位逻辑表达式 3 与138的输出函数比较 问题 全减器 思考 用74LS138设计全加器 数字电子技术基础解题指南 P129例3 20 多输出例题 设A B C为保密锁的三个按键 当A单独按下时锁既不打开也不报警 只有当A B C或者A B或者A C分别同时按下时 锁才能被打开 当不符合上述组合状态时 将发出报警信息 试用与非门设计此电路 解 1 逻辑规定 0 0 0 0 0 1 1 1 0 1 1 1 0 0 0 0 键按下 1 锁开 F 1 报警 G 1 2 真值表 3 化简 F卡诺图 G卡诺图 没有公共项 组合逻辑分析测验 分析如下电路 当ABC为何值时F 1 测验 参见 习题 P2710题 测验 138译码器的CBA输入对应逻辑函数中的ABC 138译码器的输出Y0 Y7与F1F0的对应关系 特点 译码器的输出均对应一个最小项的非 提问 2 学习辅导及习题详解 P97例3 3 16 问题 3 学习辅导及习题详解 P100例3 3 19 提问 问题 1 组合逻辑电路的设计步骤是什么 2 如何理解设计过程中的最简 6 密码锁思考题的答案 3 与或 表达式变为 与非 与非 及 与或 表达式变为 或非 或非 表达式的方法 4 设计二位乘二位二进制乘法器 5 指出图中四根线哪些为输入哪些为输出 A B C 1 D 0时G 0 H 0