微波毫米波振荡器培训演示文档

.,微波/毫米波振荡器,北京理工大学电子工程系孙厚军,.,微波/毫米波振荡器,一、微波/毫米波振荡器件二、微波/毫米波振荡器的基本原理三、DRO振荡器的原理与设计四、毫米波振荡器五、微波/毫米波锁相源,.,一、微波/毫米波振荡器件,单端口器件,IMPATTG DIODE,GUNN DIODE,双端口器件,BJT 双极晶体管,FET 场效应晶体管,.,1.1微波双极晶体管,因有两种载流子参与导电,故称双极晶体管截止工作频率fT,而取决于发射极和集电极之间的渡越时间ec。ec= e+ c+ b+ d,其中,e为发射结的充电时间,c为集电结的充电时间,b为基区渡越电时间,d为集电结渡越电时间,.,微波双极晶体管的模型(1),管芯等效电路,RE-发射极扩展电阻Rs-集电极扩展电阻RE -发射极空间电荷电阻CE-发射极-基极结电容,CC-集电极-基极结电容CCE-集电极-发射极结电容Rb-基极扩展电阻 -零频共基极电流放大倍数,微波双极晶体管的模型(2),封装等效电路,C1, C2, C3, C4- 各封装接点之间的电容C5- 输入和输出端之间的电容L1 , L4 -参考面与封装边缘之间的引线电感L2 , L3 -封装边缘与金属丝接点之间的引线电感L 5 - 芯片与发射极端子的金丝电感,.,微波场效应晶体管是由GaAs材料制成。具有肖特基势垒栅的场效应管通常称为MSFET最高振荡频率可达60GHz。,1.2微波场效应管FET,.,微波场效应管FET等效电路,gm0 - 器件的跨导Gd - 输出电导Cgs - 栅、源极之间的电容Cds - 漏、栅极反馈电容,Ri - 未耗尽沟道电阻Rd ，Rs，Rg 金属层接触电阻与半导体体电阻Csd -源、漏极之间的电容,.,1.3体效应二极管Gunn,N型GaAs转移电子器件结构示意图,转移电子器件为无结器件，它是由一段两端为欧姆接触的均匀搀杂的N型GaAs半导体构成的,依靠电子从低能谷到高能谷转移所产生的负的微分迁移率实现微波振荡，工作频率可以达到100GHz以上。,.,1.3雪崩渡越时间二极管IMPATT,IMATTGaAs器件的结构示意图,雪崩二极管或崩越二极管是利用雪崩倍增效应和渡越时间效应相结合而产生负阻特性的器件,.,雪崩渡越现象,当外加反向电压足够大时，N区或P区的电场强度超过雪崩值，N区或P区便产生雪崩倍增现象,雪崩产生的空穴和电子向相反方向运动，空穴很快通过P+区而消失，电子注入到I区， I区有一定的宽度，因而需一定的渡越时间。,电子在I层漂移，在外电路产生感应电流,.,二、微波/毫米波振荡器的基本原理,单端口负阻振荡器,双端口负阻振荡器,起振条件,平衡条件,振荡条件,平衡条件,稳定条件,.,1、单端口负阻振荡器,单端口负阻振荡器串联型振荡电路,-Rd是负阻振荡器的小信号电阻R表示谐振回路电阻和负载电阻L、C表示小信号电抗元件,.,起振条件,串联谐振回路的微分电流方程为,回路电流为,式中,即,即,i为衰减振荡,i为增幅振荡,即,i为等幅振荡,起振条件为,.,平衡条件(1),负阻振荡器的一般等效电路,-Zd(I)=-Rd(I)+jXd(I)，为频率的慢变化函数，故可不考虑频率的影响Z()=R( )+jX( )，为由器件向谐振回路看去的总阻抗RL为负载电阻,.,平衡条件(2),稳态振荡时，,器件上电压vd(t)，,谐波分量,电路两端的电压v(t)，,谐波分量,根据基尔霍夫的电压定律,.,平衡条件(3),从而可以得到振荡器的平衡条件,为振幅平衡条件,为振幅平衡条件,结论 在稳定振荡时，器件的负阻值必须和电路的电阻值相等；器件电抗和电路电抗数值相等，但符号相反，即回路的总阻抗为零。,.,工作点的稳定条件(1),工作点的稳定性是指，负阻振荡器受到外界条件的变化时，工作点是否能保持稳定。,若振荡器工作(0,I0)，产生一个微小的增量I，则当I随时间增长，该工作点为不稳定工作点；若I随时间衰减，则该工作点为稳定工作点。,.,工作点的稳定条件(2),经推导，工作点的稳定工作条件为：,S为器件负阻的饱和系数，为器件电抗的饱和系数,.,工作点的稳定条件(3),稳定的图示判别,将器件与电路的阻抗轨迹画在图上，两轨迹的交点即为工作点。过交点做一水平轴，该轴的负向与Zd(I)在交点的切线的夹角为，与Z()在交点的切线的夹角为，若+180，则该工作点为稳定工作点，否则为不稳定工作点。,.,2、双端口负阻振荡器,微波晶体管为三端口器件，但使用时一般为二端口器件,微波场效应体管的三种工作组态,(a),(b),(c),(a)为共源组态， (b)为共栅组态(c)为共漏组态,.,晶体管的S参数(1),小信号的S参数表示为,S参数的获取,厂家提供,利用矢量网络分析仪测试,一般情况下的场效应管的S参数为共源组态下的，而双极管为共极组态的S参数。,通过二端口与三端口之间的转换得到其它工作组态下的S参数。,.,晶体管的S参数(2),三端口的不定S矩阵,1,2,3分别表示FET的栅极、漏极和源极,.,晶体管的S参数(3),三端口的不定S参数如下,.,晶体管的S参数(4),由不定S参数可求得其它组态下的二端口S参数,共漏极的S参数,共栅极的S参数,.,双端口负阻振荡器的组成,双端口负阻振荡器的组成示意,双端口负阻振荡器包含晶体三极管、谐振回路和输出网络三部分组成。,.,双端口负阻振荡器的起振条件,由,与,可得双端口网络的发射系数,对振荡器来讲，要产生振荡，系统工作于正反馈,起振条件为,.,稳定判别圆(1),双口网络的稳定条件为,为不稳定条件，存在负阻，为振荡条件,为网络稳定与不稳定的边界条件,将,带入,.,稳定判别圆(2),将上式两边平方，整理后得到,其中圆心,半径,.,稳定判别圆(3),.,负阻振荡器的参数优化(1),1、串联反馈,一般情况下串联反馈采用感性,.,负阻振荡器的参数优化(2),3、串、并联反馈,.,负阻振荡器的参数优化(3),2、并联反馈,一般情况下并联反馈采用容性,.,振荡器的调谐回路,调谐回路一般采用纯电抗元件构成,调谐回路的分布参数实现,.,三、DRO振荡器的原理与设计,一、DRO的优点二、微波/毫米波振荡器的基本原理三、DRO振荡器的原理与设计四、毫米波振荡器五、微波/毫米波锁相源,.,DRO的结构示意图,.,DRO的特点,体积小重量轻Q值高结构简单相噪低频率稳定度高价格便宜,.,DRO对DR的要求,DR的性能取决所用的介质材料，常用的介质材料有Ba2Ti9O20、BaTi4O9,DR的介质材料的几个主要指标品质因数Q温度系数f介电常数,.,几种DR材料,材料,介电常数,品质因数,温度系数,振荡频率,100004GHz,100004GHz,1000010GHz,2500010GHz,40,38,30,25,Ba2Ti9O20,(Zr-Sn)TiO4,Ba(0.33Zn0.67Ta )O2,Ba(0.33Mg0.67Ta )O2,+2ppm,-2To10ppm,0 To 10ppm,4ppm,1-100GHz,1-100GHz,4-100GHz,4-100GHz,.,DR的谐振模式,DR一般采用圆柱形式,DR介质圆柱内的最低模式是TE01该模式场分量只有Hz、Hr、E分量,.,DR的谐振频率的估算,D为DR的半径，单位为mmL为DR的长度，单位为mm,为介质的介电常数,公式的使用条件,.,谐振频率随介质长度变化的关系,.,DR的机械调谐,金属圆盘调谐,介质杆调谐,耦合谐振器调谐,.,DR的谐振频率随机械调谐变化曲线,.,DR的耦合与激励(1),有三种耦合方式：加载型、反射型、传输型,.,DR的耦合与激励(2),反射型耦合,.,DR的耦合与激励(3),传输型耦合,.,DR的耦合与激励(4),.,DR的耦合与激励(5),.,DRO的设计举例(1),振荡器的一般设计步骤,根据振荡频率和输出功率的要求选 取适当的晶体管或FET,选取振荡器的电路结构,在工作频率下计算k值，若不满足k1的条件，应增加反馈元件，使k1.045，不满足起振条件，需采取反馈措施，如下图所示。,.,DRO的设计举例(4),为了便于分析，将S参数转换为Z参数,.,DRO的设计举例(5),等效电路为,.,DRO的设计举例(6),式中，,.,DRO的设计举例(7),为保证输出功率最大和满足振荡条件,由上式算出,.,DRO的设计举例(8),采用共发电路需增加一段微带线作为反馈线,从电路实现的难易程度来讲，共发电路不太容易起振，且效率较低，而共集或共基电路较容易起振，且相对效率较高，我们选用共集电路。根据晶体管三口S参数与二端口S参数的关系,.,DRO的设计举例(9),电路设计及原理图,为便于设计，将S参数转换为Z参数,Zc为参数的等效电路模型,.,DRO的设计举例(10),由等效电路可导出,.,DRO的设计举例(11),设电路形式如下,.,DRO的设计举例(12),用MMICCAD软件可根据DR材料、尺寸等计算出f=9GHz时的一系列参数,DR参数,Dr,0.265in,Lr,0.107in,r,30.0,D0,0.795in,Dr,0.104in,.,DRO的设计举例(13),有载QL =3379无载QU =9244= QU/QL =1.74d=7.24mm,一般情况下，L1取值为g/4或g/2，若L1取值为g/4，则对应的电长度为=/2。,.,DRO的设计举例(14),.,DRO的设计举例(15),输出匹配网络的设计,Zout是从负载向 晶体管输出端看去的阻抗Z2是从晶体管向负载看去的阻抗根据振荡平衡条件Rout+R2=0Xout+X2=0Z2=0.54+j0.782根据共扼匹配原理,为使功率最大地传递到负载,输出阻抗应为Z2的共扼,且要使负载的功率最大,输出负载的电阻部分应为Z2的1/3所以最终输出阻抗为0.18-j0.782,.,高频率稳定度的微波/毫米波信号的产生(1),途径一,.,高频率稳定度的微波/毫米波信号的产生(2),途径二,.,高频率稳定度的微波/毫米波信号的产生(3),途径三,.,高频率稳定度的微波/毫米波信号的产生(4),途径四,.,高频率稳定度的微波/毫米波信号的产生(5),途径五,.,倍频/分频与相位噪声的关系,倍频N次后相位噪声恶化,20logN,分频N次后相位噪声改善,20logN,因此，谐波取样锁相的相位噪声性能要优于PLL的相位噪声性能。,.,PLL的设计(1),锁相环路的相位噪声模型,相位噪声的主要来源,参考源VCO电源,.,PLL的设计(2),设i、n、nv分别为参考源信号、白噪声及压控振荡器本身的相位噪声，则有,.,PLL的设计(3),整理后得,.,PLL的设计(4),若采用有源滤波器构成理想的二级环，其电压传递函数为,设,则,，,可改写为,.,PLL的设计(5),.,PLL的设计(6),环路的相位噪声特点,环路对输入的基准参考源的相位噪声呈低通特性环路对压控振荡器的输入相位噪声呈高通特性fmn/2 时，相位噪声的贡献主要来源于VCO的相位噪声fm=n/2 时，相位噪声取决于二者的综合作用,.,PLL的设计(7),若采用如下图所示的有源电路，则,.,PLL的设计(8),白噪声的贡献,呈低通特性，环路的等效噪声带宽为,在有源比例积分滤波器的二阶环中等效噪声带宽为,当=0.5时，BL有最小值。,.,PLL的设计(9),环路的快捕时间与环路带宽的关系,环路的快捕时间受起始相差影响较大，其最快时间可近似表示为,从相位噪声抑制的角度选取环路噪声带宽时，BL有越小越好，但实际上和取值还与环路的捕获特性有关，要在环路的相位噪声抑制和环路的跳频时间这两个方面进行相互折衷，以得到令人满意的PLL性能。,.,PLL的设计(10),环路参数的设计步骤 1,首先根据对PLL系统输出频率的要求，确定合适频率的参考晶振和鉴相频率，根据参考晶振的相噪谱得到分频R次后的鉴相频率的相噪谱，将参考晶振分频R次后相噪改善为20logR。,.,PLL的设计(11),环路参数的设计步骤 2,由鉴相基准的相位噪声，得到倍频N次后的相噪特性，N为环路的分频比，将鉴相基准倍频N次后，相位噪声将恶化20logN,.,PLL的设计(12),环路参数的设计步骤 3,将VCO的相噪谱和鉴相基准倍频N次后的相噪谱做在同一张图上，选取两谱线相交处所对应的调制频率最为环路的自然谐振频率fn，自然谐振角频率为n，则环路具有最佳的噪声性能。,.,PLL的设计(12),环路参数的设计步骤 4,根据 确定环路的快捕时间，一般情况下可取阻尼系数 。 若得到TLmax满足系统跳频时间的要求，则PLL会有较好的相噪性能；若TLmax不满足系统跳频时间的要求，则要由 来确定环路的自然谐振角频率。,.,PLL的设计(13),环路参数的设计步骤 5,由n和确定环路参数。,由,和,确定,、,.,PLL的设计(14),环路参数的设计步骤 6(1),环路滤波器是获取鉴相误差信号中的直流成分，这一过程是线性的，但环路中高频率、大幅度的干扰信号将引起环路滤波器的运算放大器产生非线性，导致运放的增益带宽积下降，可能破坏PLL的正常工作，所以应在实际的环路滤波器前加一个预滤波环节，以抑制高频率、大幅度的干扰信号。一般可加一个预滤波电容CC。,.,PLL的设计(15),环路参数的设计步骤 6(2),滤波电容CC的加入会产生一个新的极点，其位置在C=4/R1CC。新极点的会引起环路相位裕量减小，导致环路的不稳定，一般情况下要求该极点应足够远，以减少对环路参数的影响，要求C n 。,.,PLL的设计(16),环路参数的设计步骤 7(1),在环路滤波环节中，还应加入一个鉴相频率抑制滤波器，以进一步抑制鉴相频率的各次谐波引起的杂散。该滤波器为LC低通滤波器。,.,PLL的设计(17),环路参数的设计步骤 7(2),电压传递函数为,.,DDS(1),ADVANTAGES OF THE DDS(1),Micro-Hertz tuning resolution of the output frequency and sub-degree phase tuning capability, all under complete digital control.Extremely fast hopping speed in tuning output frequency (or phase), phase-continuous frequency hops with no over/ undershoot or analog -related loop setting time anomalies.The DDS digital architecture eliminates the need for the manual system tuning and tweaking associated with com-ponent aging and temperature drift in a analog synthesizer solutions,.,DDS(2),ADVANTAGES OF THE DDS(2),The DDS digital interface of the DDS architecture facilities an environment where system can be remotely controlled, and minutely optimized, under processor control.When utilized as a quadrature synthesizer, DDS afford unparalleled matching and control of I and Q synthesized output.,.,DDS的基本结构,DDS(3),.,DDS(4),The Structure of a DDS SynthesizerA precision reference An address counterA programmable read only memory(PROM)A D/A converterA sliding filter,