《半导体存储器》PPT课件.ppt

上传人:tia****nde 文档编号:1898026 上传时间:2019-11-09 格式:PPT 页数:66 大小:1.55MB
返回 下载 相关 举报
《半导体存储器》PPT课件.ppt_第1页
第1页 / 共66页
《半导体存储器》PPT课件.ppt_第2页
第2页 / 共66页
《半导体存储器》PPT课件.ppt_第3页
第3页 / 共66页
点击查看更多>>
资源描述
半导体存储器,2,主要内容,引言 半导体存储器的主要指标和类型 几种半导体存储器的工作原理 浮栅存储器的失效表征 浮栅存储器的可靠性问题 浮栅存储器的失效机理,3,存储器的产生及发展,1967年 Kahng、S. Sze 非挥发存储器 1968年 Dennard单晶体管DRAM 1971年 第一个浮栅器件问世 1987年 Flash存储器提出 1993年 16Mb flash EEPROM 问世,4,引言,什么是存储器? 存储器是一种能存放数据程序的部件。它必须具备的基本功能就是保存所读入的代码,在需要时可以取出(读出)。 存储器不仅是各种电子数字计算机的主要组成部分,也为其他电子技术广泛采用。,半导体存储器 的性能水平,微电子的 技术水平,表征,5,半导体存储器的应用领域,各型计算机 工程工作站 IC存储卡 通信设施 数字电视 办公设备(如传真机) 家电设备(如CD机) 大多数具有智能性的设备、仪表或部件,存储器电路一直是数字型集成电路的主流产品,是半导体产品总销售额最大的支柱。,6,半导体存储器的主要指标,存储容量,工作速度,衡量它的工作能力的大小,容量越大其工作能力越强。一般来说存储单元的总数就是它的存储容量。如:千位(Kb)、兆位(Mb)、千兆位(或吉位)(Gb)。,即存取速度。它用存取周期来表示。存取周期指的是从存储器开始存取第一个字到能够存取第二个字为止所需的时间,也称为存取时间。存取时间越短,存取速度就越高,该存储器的性能也就越好。,7,存储器的可靠性,存储器的可靠性,平均故障间隔 时间MTBF,两次故障之间的平均时间间隔,MTBF越长,表示可靠性越高, 即保持正确工作能力越强。,8,性能价格比,存储器容量,存储周期,可靠性,性能价格比是一个综合性指标,对于不同的存储器有不同的要求。 对于外存储器,要求容量极大,而对缓冲存储器则要求速度非常快,容量不一定大。,性能/价格比是评价整个存储器系统很重要的指标。,9,在选用存储器时不但要对它的容量和速度,还要对它的功耗、体积、成本和可靠性等指标进行综合考虑。,10,半导体存储器的分类,双极型存储器 优点:速度快 缺点:功耗大,工艺复杂、成本高而集程度又不够大 MOS型存储器 优点:密度高、容量大、功耗低、成本低 缺点:速度较慢。,随着半导体工艺技术的发展,MOS存储器工作速度的不断提高,它已成为数字技术中必不可少的组成部分,是大规模集成电路的一个重要方面。,11,12,RAM(Random Access Memory ),RAM(随机存取存储器): 定义:是以大致相同的高速度实现读出和写入的存储器。 特点:可以随时存取数据,但是一旦断电,保存在其中的数据 就会全部丢失。 RAM一般分为两类: 动态RAM(Dynamic RAM, DRAM) 静态RAM(Static RAM, SRAM) RAM在计算机中常用来存放各种数据、指令和计算的中间结果。由于SRAM的读写速度远快于DRAM,所以PC中SRAM大都作为高速缓存(Cache)使用,DRAM则作为普通的内存和显示内存使用 。,13,DRAM(Dynamic RAM),DRAM(动态随机存取存储器): 利用MOS管的栅极电容对电荷的暂存 作用来存储信息的。 优点:存储单元元件最少,集成度最高, 功耗小,每位成本也最低。 缺点:需要刷新和对时序有严格的要求。 它的抗干扰能力差。,14,微细加工和DRAM的集成度逐年进展,15,SRAM(Static RAM),SRAM(静态随机存取存储器): SRAM的存储单元由双稳态触发器组成。 优点:状态稳定,可在不断电的情况下长 期保存信号,不需要“刷新”,工作 速度较快 缺点:采用6管而集成度不高,功耗大,16,其它几种类型的随机存储器结构,组合随机存储器(iRAM) 非易失随机存储器(NVRAM) 视频随机存储器(VRAM) 内容寻址随机存储器(CAM),17,ROM(Read-Only Memory ),ROM(只读存储器): 定义:这是一种线路最简单半导体电路,通过掩模工艺, 一次性制造,其中的代码与数据将永久保存(除非坏掉),不能进行修改。ROM能够高速读出,但不能变更已写入的内容。 无论哪种ROM在切断电源后存储的信息都不会丢失,故称为非挥发性存储器(Nonvolatile Memory)。 优点:结构简单,所以位密度比可读/写存储器高。 具有非易失性,所以可靠性高。 成本低 缺点:一次性制造,不能进行修改,18,掩模PROM,在制作阶段就把要写入的数据作为掩模图形定制成型,是永久的数据固化了的掩模编程ROM。生产厂家制定,用户不能自己另行写入,19,PROM(Programmable Read-Only Memory),PROM(可编程只读存储器): 只允许写入一次,所以也被称为“一次可编程只读存储器” (One Time Progarmming ROM,OTP-ROM) 特点:PROM一经编程写入,则不能再修改,20,EPROM(Erasable Programmable ROM),EPROM(UVEPROM): 指的是“可擦写可编程只读存储器,是电写入且可以用紫外线照射进行擦除的ROM。 优点:具有可擦除功能,擦除后即可进行再编程。 缺点:擦除需要使用紫外线照射一定的时间,并 且擦洗时,将整个芯片原存的全部信息都 擦去。,21,EEPROM(Electrically Erasable Programmable ROM),EEPROM(EAPROM): 指的是“电可擦除可编程只读存储器” 。 优点:可直接用电信号擦除,也可用电信号写入。 以字节为单位的电可写电可擦除的ROM。 EEPROM可擦去其中的一部分信息。 缺点:工艺复杂, 耗费的门电路过多,且重编程 时间比较长,同时其有效重编程次数也比 较低。,22,Flash memory,Flash memory指的是“闪存”,所谓“闪存”,它也是一种非易失性的内存,属于EEPROM的改进产品。是以字节为单位写而整片分批擦除或者是按大的单位擦除而将单元面积做小的快闪存储器。 特点:在不加电的情况下能长期保持存储的信息; 须按块(Block)擦除(而EEPROM则可以一次只擦除 一个字节)。 目前“闪存”被广泛用在PC机的主板上,用来保存BIOS程序,便于进行程序的升级。 其另外一大应用领域是用来作为硬盘的替代品,具有抗震、速度快、无噪声、耗电低的优点。 但是将其用来取代RAM就显得不合适,因为RAM需要能够按字节改写,而Flash ROM做不到。,23,Flash Memory集其它类非易失性存储器的特点:与EPROM相比较,闪速存储器具有明显的优势在系统电可擦除和可重复编程,而不需要特殊的高电压(某些第一代闪速存储器也要求高电压来完成擦除和/或编程操作);与EEPROM相比较,闪速存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域,包括嵌入式系统,如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件,同时还包括新兴的语音、图像、数据存储类产品,如数字相机、数字录音机和个人数字助理(PDA)。,24,新原理、新材料微电子存储器举例,铁电存储器,单电子半导 体存储器,全息存储器,蛋白质存储器,利用电容器两极板之间的铁电材 料极化方向的变化来存储数据,利用浮栅点来存储数据,用晶体来作为存储信息的媒体,存储媒体是一种噬菌调理素 的蛋白质分子,质子存储器,靠质子进入硅芯片形成的 电场来存储信息,25,几种半导体存储器的工作原理,EPROM(UVEPROM)的工作原理,26,吸收了紫外线能量的电子可以越过SiO2的势垒,27,EEPROM的工作原理,FLOTOX结构 MNOS结构 FLASH结构,28,FLOTOX 结构的EEPROM,在强场下漏与浮栅之间可以进行双向电子流动,由此实现对单元的擦和写,Flotox EEPROM的结构剖面,29,Flotox EEPROM的单元电路,采用双管而不是单管单元的目的是为了尽量减少薄氧化层承受高压感应的可能性,以免薄氧化层破坏或使浮栅上的存储电荷漏掉。,30,MNOS 结构的EEPROM,31,Flash Memory的工作原理,优点:体积小、功耗省、速度快和成本低,Flash Memory 的结构剖面,32,Flash Memory的工作原理,Program:控制栅(CG)和漏接高电平;源和衬底接地。沟道漏端附近产生CHE(Channel Hot Electron)注入浮栅(FG)。,33,Flash Memory的工作原理,Erase:控制栅接地或低电平;漏悬空;源接高电平。浮栅上的电子,在沟道源端附近发生FN(FowlerNordheim)隧穿,被源端收集。,34,Flash Memory的工作原理 (IV特性),Erased Programmed,35,半导体存储器的比较,36,EPROM与EEPROM的性能对比,37,EEPROM的发展概况,1971年 第一个浮栅器件问世 1972年 提出堆栅MOS器件结构 1973年 FRAM关键技术突破 1977年 SIMOS结构提出 1980年 16kb EEPROM报道 1982年 单5V EEPROM报道 1986年 256kb单层多晶硅EEPROM出现 1987年 Flash EEPROM提出 1989年 1Mb 1mm flash EEPROM问世 1Mb 三层多晶硅EEPROM提出 1992年 4Mb flash EEPROM (0.6mm,三阱CMOS工艺)出现 1993年 16Mb flash EEPROM (0.6mm,三阱,单层多晶, 多晶硅化物,单层金属)问世; 单层Poly,用标准CMOS工艺做成的单层多晶硅 EEPROM 问世; 4Mb FRAM问世,38,EEPROM工艺技术的发展,39,EEPROM存储量的发展,40,EEPROM存储单元面积的变化,41,EPROM、一次编程PROM、EEPROM的性能对比,42,EEPROM和Flash memory的性能对比,43,浮栅存储器的失效表征 EEPROM中隧道氧化层的可靠性 FLOTOX EEPROM MOS管的可靠性 EEPROM的耐久性研究 EEPROM的保持特性研究 EEPROM的失效机理,44,浮栅存储器的失效表征,用阈值窗口的退化来表征存储的退化情况 测量方法 引起存储器退化的原因 擦写操作使浮栅充电和放电导致的阈值电压发生了变化,且擦写的脉冲电压比较高,它们的上升沿对存储器的退化起主要作用,并且擦写次数越多,则退化越显著。擦写电压越高,退化也越快。而读操作的电压较低,对存储器的退化影响不明显。,45,EEPROM中隧道氧化层的可靠性,测量方法 高场应力对C-V、I-V特性的影响 隧道氧化层的电击穿特性 击穿特性曲线 击穿机理 提高隧道氧化层质量的措施,46,FLOTOX EEPROM的基本电学参量,浮栅电压Vfg 隧穿氧化层电压Vtun 阈值电压Vt 漏电流Ids 隧穿电流Itun,47,浮栅电压Vfg,图 FLOTOX 的电容等效电路,其中 Ct是总电容,Ct=Cpp+Cb+Ctun; Ag是控制栅耦合率,Ag= Cpp / Ct ; Ad是漏耦合率, Ad= Ctun / Ct,48,隧穿氧化层电场 Etun,Xtun是隧穿氧化层厚度,49,阈值电压Vt,当Qfg=0时,阈值电压以Vti表示。当浮栅上存储电荷后,阈值电压的改变量为:,50,漏电流Ids,当 时,,当 时,,其中,,51,隧穿电流Itun,a. 隧穿氧化层电场 通过隧穿氧化层的电场由两部分电场叠加而成,一部分是由栅电压控制的外部电场Eex,另一部分是由FN隧穿电流所建立的内部电场Ein,则有,52,图 编程时的典型的斜坡波形,53,b.隧穿电流Itun 隧穿电流一般表示为FN电流的形式:,54,FLOTOX EEPROM的可靠性,可编程窗口的退化 (耐久性) 通常所说的耐久性就是指能保持额定的阈值电压窗口范围内的擦写次数,这是评估EEPROM可靠性的重要指标。 如果考虑氧化层电荷Qox ,则有,可编程窗口的退化可以表示为:,55,Floating Gate memories overview,Electrons stored in the FG VTH grows,Writing (Flash): Channel Hot Electron tunnelling Erasing (Flash): Fowler-Nordheim tunnelling,Main reliability issues: - Endurance (W/R/E cycles) - Data retention,56,Flash Memory的工作原理 (IV特性),57,Decrease of the programming window as the number of P/E cycles increase Accumulation of defects in the tunnel oxide,58,保持特性的退化,保持特性:是指存储在浮栅上的电荷能否长期保存的能力。通常用阈值电压随时间的变化来表征EEPROM的保持特性。 浮栅电荷泄漏量一般用阈值电压的变化来表示。浮栅上的电荷Qfg可以表示:,其中,n(t)是t时刻浮栅上的电荷数,q是电量。t时刻浮栅上的电荷数为,设t=0 时刻浮栅上的电荷数为n(0),则,59,60,隧穿氧化层的时变击穿(TDDB),氧化层时变击穿(TDDB)是指在所加电压低于临界击穿电场的情况下,工作一段时间后发生的击穿。 一般来说,TDDB可以分为两个阶段: 第一个阶段称为击穿形成阶段(buildup stage) 第二阶段称为突变失控阶段(rapid runaway stage) SiO2的寿命是由第一阶段的时间决定的。,61,EEPROM的失效机理,影响EEPROM可靠性的因素 EEPROM的典型失效曲线 EEPROM的阈值窗口退化模型,62,n沟Flash和p沟Flash EEPROM的可靠性比较,63,64,n沟Flash和p沟Flash EEPROM的性能及可靠性的比较,65,FG cells should ensure a data retention time of 10 yrs at room temperature: low leakage from FG Accelerated electrical stresses are customarily performed in order to verify that Write/Erase electrical operations at high fields do not endanger the long time retention properties Appearance of a single failing bit is a big concern: the memory chip fails Data retention properties of irradiated FG cells: an open question,66,VTH statistical distribution,0.15mm2 FG devices I ion irradiation A secondary peak appears at 6V The very low VTH tail is probably due to double hits (1.5% of hit cells at this fluence),
展开阅读全文
相关资源
相关搜索

当前位置:首页 > 图纸专区 > 课件教案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!