计算机组成原理试题及答案.doc

计算机组成原理试卷一、选择题（共20分，每题1分）1CPU响应中断的时间是_ C _。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。2下列说法中_c_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3垂直型微指令的特点是_c_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。4基址寻址方式中，操作数的有效地址是_A_。A基址寄存器内容加上形式地址（位移量）； B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。5常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。6DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_A_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。7在运算器中不包含_D_。A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的最小单位时间是_A_。A时钟周期；B指令周期；CCPU周期；D中断周期。9用以指定待执行指令所在地址的是_C_。A指令寄存器；B数据计数器；C程序计数器；pc D累加器。10下列描述中_B_是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU的控制器中完成；D以上答案都正确。11总线通信中的同步控制是_B_。A只适合于CPU控制的方式；B由统一时序控制的方式；C只适合于外围设备控制的方式；D只适合于主存。12一个16K32位的存储器，其地址线和数据线的总和是B_。14+32=46A48；B46；C36；D32。13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A_。1mb/2b=1024kb/2b=512kA512K；B1M；C512KB；D1MB。14以下_B_是错误的。（输入输出 4）A中断服务程序可以是操作系统模块； B中断向量就是中断服务程序的入口地址；C中断向量法可以提高识别中断源的速度；D软件查询法和硬件法都能找到中断服务程序的入口地址。15浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。16响应中断请求的条件是_B_。A外设提出中断；B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时；DCPU提出中断。17以下叙述中_B_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的；D一条指令包含取指、分析、执行三个阶段。18下列叙述中_A_是错误的。A采用微程序控制器的处理器称为微处理器；cpuB在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR是控制器中存储地址寄存器。19中断向量可提供_C_。A被选中设备的地址； B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。20在中断周期中，将允许中断触发器置“0”的操作由A_完成。A硬件；B关中断指令；C开中断指令；D软件。二、填空题（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。2设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。3设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-223)，最小正数为2129，最大负数为2128(-21-223)，最小负数为-2127 。4一个总线传输周期包括 a 申请分配阶段 B寻址阶段C传输阶D结束阶段5CPU采用同步控制方式时，控制器使用 机器周 和 节拍 组成的多极时序系统。6在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和 状态条件 决定。三、名词解释（共10分，每题2分）1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 四、计算题（5分）已知：A = ，B = 求：A+B补五、简答题（15分）1某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2控制器中常采用哪些控制方式，各有何特点？ 3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1）主存地址空间分配：8000H87FFH为系统程序区；8800H8BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑。计算机组成原理试题2一、选择题（共20分，每题1分）1冯诺伊曼机工作方式的基本特点是_B_。A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作； D存储器按内容选择地址。2程序控制类指令的功能是_C_。A进行主存和CPU之间的数据传送；B进行CPU和设备之间的数据传送；C改变程序执行的顺序； D一定是自动加+1。3水平型微指令的特点是_A_。A一次可以完成多个操作； B微指令的操作控制字段不进行编码；C微指令的格式简短； D微指令的格式较长。4存储字长是指_B_。A存放在一个存储单元中的二进制代码组合；B存放在一个存储单元中的二进制代码位数；C存储单元的个数； D机器指令的位数。5CPU通过_B_启动通道。A执行通道命令；B执行I/O指令；C发出中断请求；D程序查询。6对有关数据加以分类、统计、分析，这属于计算机在_C_方面的应用。A数值计算；B辅助设计；C数据处理；D实时控制。7总线中地址线的作用是_C_。A只用于选择存储器单元； B由设备向主机提供地址；C用于选择指定存储器单元和I/O设备接口电路的地址；D即传送地址又传送数据。8总线的异步通信方式_A_。A不采用时钟信号，只采用握手信号； B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D既采用时钟信号，又采用握手信号。9存储周期是指_C_。A存储器的写入时间； B存储器进行连续写操作允许的最短间隔时间；C存储器进行连续读或写操作所允许的最短间隔时间； D指令执行时间。10在程序的执行过程中，Cache与主存的地址映射是由_C_。A操作系统来管理的；B程序员调度的；C由硬件自动完成的；D用户软件完成。11以下叙述_C_是正确的。A外部设备一旦发出中断请求，便立即得到CPU的响应；B外部设备一旦发出中断请求，CPU应立即响应；C中断方式一般用于处理随机出现的服务请求；D程序查询用于键盘中断。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。13变址寻址方式中，操作数的有效地址是_C_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。14指令寄存器的位数取决于_B_。A存储器的容量；B指令字长；C机器字长；D存储字长。15在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于A_。A同步控制；B异步控制；C联合控制；D人工控制。16下列叙述中_B_是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序；D指令就是微指令。17CPU中的译码器主要用于_B_ 。A地址译码；B指令译码；C选择多路数据至ALU；D数据译码。18直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC； B地址寄存器；C累加器；DALU。19DMA方式的接口电路中有程序中断部件，其作用是_C_。A实现数据传送；B向CPU提出总线使用权；C向CPU提出传输结束；D发中断请求。20下列器件中存取速度最快的是 C 。ACache；B主存；C寄存器；D辅存。二、填空题（共20分，每题1分）1完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 A 位，寻址特征位占 B 位，可直接寻址的范围是 C ，一次间址的范围是 D 。3微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。4在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 B 。5I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 C 体现CPU与设备是串行工作的。6在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和 C （均用十进制表示）。三、名词解释（共10分，每题2分）1时钟周期 2向量地址 3系统总线 4机器指令 5超流水线 四、计算题（5分）设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 A-B补并还原成真值。五、简答题（共15分）1指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。（2分）2除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）3总线通信控制有几种方式，简要说明各自的特点。（4分）4以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分）六、问答题（共20分）1已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A B C D，现要求将中断处理次序改为D A C B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20ms。BDAC405060708090302051510t (ms)程序2（6分）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。LDAM300800700400500200600800500402401400300寻址方式 AC内容（1） 直接寻址（2） 立即寻址（3） 间接寻址（4） 相对寻址（5） 变址寻址（6） 基址寻址102101100七、设计题（10分）设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位）及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。计算机组成原理试题3 一、选择题（共20分，每题1分）1直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_C_。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接。2存放欲执行指令的寄存器是_D_。AMAR； BPC； CMDR； DIR。3在独立请求方式下，若有N个设备，则_B_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一个总线响应信号。4下述说法中_C_是正确的。A半导体RAM信息可读可写，且断电后仍能保持记忆；B半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。5DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_B_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。6计算机中表示地址时，采用_D_ 。A原码；B补码；C反码；D无符号数。7采用变址寻址可扩大寻址范围，且_C_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变； D变址寄存器内容由操作系统确定，在程序执行过程不中可变；8由编译程序将多条指令组合成一条指令，这种技术称做_C_。A超标量技术；B超流水线技术；C超长指令字技术；D超字长。9计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_C_控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的；D同步；10微程序放在_B_中。A存储器控制器；B控制存储器；C主存储器；DCache。11在CPU的寄存器中，B_对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；D通用寄存器。12运算器由许多部件组成，其核心部分是_B_。 A数据总线； B算术逻辑运算单元； C累加寄存器； D多路开关。13DMA接口_B_。A可以用于主存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况；D内无中断机制14CPU响应中断的时间是_C_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。15直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC；B地址寄存器；C累加器；DALU。16三种集中式总线控制中，_A_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个16K32位的存储器，其地址线和数据线的总和是_B_。A48；B46；C36；D3218以下叙述中错误的是_B_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令第一字节含操作码。19主存和CPU之间增加高速缓冲存储器的目的是_A_。A解决CPU和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。20以下叙述_A_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA和CPU必须分时使用总线；CDMA的数据传送不需CPU控制； DDMA中有中断机制。二、填空（共20分，每空1分）1设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。2变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。 3影响流水线性能的因素主要反映在 A 和 B 两个方面。4运算器的技术指标一般用 A 和 B 表示。5 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。6CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过 C 实现，后者可通过 D 实现。三、名词解释(共10分，每题2分)1微程序控制 2存储器带宽 3RISC 4中断隐指令及功能 5机器字长 四、计算题（5分）已知：两浮点数x = 0.1101210，y = 0.1011201 求：x + y五、简答题（共20分）1完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）2除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L44某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。六、问答题（共15分）1假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）2画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分）七、设计题（10分）设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。计算机组成原理试题4一、选择题（共20分，每题1分）1一条指令中包含的信息有 C 。A操作码、控制码；B操作码、向量地址；C操作码、地址码。2在各种异步通信方式中，_C_速度最快。A全互锁； B半互锁； C不互锁。3一个512KB的存储器，其地址线和数据线的总和是_C_。A17；B19；C27。4在下列因素中，与Cache的命中率无关的是C。）ACache块的大小；BCache的容量；C主存的存取时间。5在计数器定时查询方式下，若计数从0开始，则_A_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。6Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作B。A直接映象；B全相联映象；C组相联映象。7中断服务程序的最后一条指令是_C_。A转移指令；B出栈指令； C中断返回指令。8微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是_B_。A字段直接编码； B直接编码； C混合编码。9在取指令操作之后，程序计数器中存放的是_C_。A当前指令的地址； B程序中指令的数量； C下一条指令的地址。10以下叙述中_A_是正确的。ARISC机一定采用流水技术；B采用流水技术的机器一定是RISC机；CCISC机一定不采用流水技术。11在一地址格式的指令中，下列 B 是正确的。A仅有一个操作数,其地址由指令的地址码提供；B可能有一个操作数,也可能有两个操作数；C一定有两个操作数，另一个是隐含的。12在浮点机中，判断原码规格化形式的原则是_B_。 A尾数的符号位与第一数位不同； B尾数的第一数位为1，数符任意； C尾数的符号位与第一数位相同； D阶符与数符不同。13I/O采用不统一编址时，进行输入输出操作的指令是_C_。A控制指令； B访存指令；C输入输出指令。14设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是B。A16MB；B16M；C32M。15 B 寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址。16超标量技术是_B_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令。17以下叙述中_B_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的。18I/O与主机交换信息的方式中，中断方式的特点是_B_。ACPU与设备串行工作，传送与主程序串行工作；BCPU与设备并行工作，传送与主程序串行工作；CCPU与设备并行工作，传送与主程序并行工作。19设寄存器内容为11111111，若它等于 +127，则为_D_。 A原码； B补码； C反码； D移码。20设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为_C_。 A-27； B-97； C-101； D155。二、填空题（共20分，每空1分）1DMA的数据块传送可分为 A 、 B 和 C 阶段。2设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。3设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1 pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。4设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C ，真值为 D （十进制表示）。5I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，后者可通过 C 指令和设备交换信息。6动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。7在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。三、解释下列概念（共10分，每题2分）1CMAR 2总线 3指令流水 4单重分组跳跃进位 5寻址方式 四、计算题（6分）设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？ 五、简答题（共20分）1CPU包括哪几个工作周期？每个工作周期的作用是什么。（4分）2什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L44某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。六、问答题（共15分）1按序写出完成一条加法指令ADD (为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）2假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。（7分）（输入输出 4）七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：（1）存储芯片地址空间分配为：02047为系统程序区；20488191为用户程序区。（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。计算机组成原理试题5一、选择题（共5分，每题1分）1设寄存器内容为80H，若它对应的真值是 127，则该机器数是 A原码； B补码； C反码； D移码。2下列叙述中 是正确的。 A程序中断方式中有中断请求，DMA方式中没有中断请求；B程序中断方式和DMA方式中实现数据传送都需中断请求；C程序中断方式和DMA方式中都有中断请求，但目的不同；DDMA要等到指令周期结束时才进行周期窃取。3设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 。A224； B223； C222； D221。4在中断接口电路中，向量地址可通过 B 送至CPU。A地址线； B数据线； C控制线； D状态线。5在程序的执行过程中，Cache与主存的地址映象是由 D 。A程序员调度的； B操作系统管理的； C由程序员和操作系统共同协调完成的；D硬件自动完成的。6总线复用方式可以_。A提高总线传输带宽；B增加总线功能；C减少总线中信号线数量；D提高CUP利用率。7下列说法中正确的是。ACache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B主存储器只由易失性的随机读写存储器构成；C单体多字存储器主要解决访存速度的问题；DCache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。8在采用增量计数器法的微指令中，下一条微指令的地址_。A在当前的微指令中；B在微指令地址计数器中；C在程序计数器；D在CPU中。9由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由_来确定。A指令周期；B存取周期；C间址周期；D执行周期。10RISC机器_。A不一定采用流水技术； B一定采用流水技术；CCPU配备很少的通用寄存器； DCPU配备很多的通用寄存器。11在下列寻址方式中， 寻址方式需要先计算，再访问主存。A立即；B变址；C间接；D直接。12在浮点机中，判断补码规格化形式的原则是_。A尾数的第一数位为1，数符任意； B尾数的符号位与第一数位相同；C尾数的符号位与第一数位不同； D阶符与数符不同。13I/O采用统一编址时，进行输入输出操作的指令是_。A控制指令； B访存指令； C输入输出指令； D程序指令。14设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。A8MB；B2M；C4M；D16M。15 寻址对于实现程序浮动提供了较好的支持。 A间接寻址；B变址寻址；C相对寻址；D直接寻址。16超流水线技术是_。A缩短原来流水线的处理器周期； B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D以上都不对。17以下叙述中错误的是_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令周期的第一个操作是取数据。18I/O与主主机交换信息的方式中，DMA方式的特点是_。ACPU与设备串行工作，传送与主程序串行工作；BCPU与设备并行工作，传送与主程序串行工作；CCPU与设备并行工作，传送与主程序并行工作；DCPU与设备串行工作，传送与主程序并行工作。19若9BH表示移码（含1位符号位）其对应的十进制数是_。 A27； B-27； C-101； D101。20在二地址指令中 是正确的。 A指令的地址码字段存放的一定是操作数； B指令的地址码字段存放的一定是操作数地址；C运算结果通常存放在其中一个地址码所提供的地址中；D指令的地址码字段存放的一定是操作码。二、填空题（共20分，每空1分）132位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是 A ，最小的绝对值是 B ；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是 C ，最小负数是 D 。（均用十进制表示）2CPU从主存取出一条指令并执行该指令的时间叫 A ，它通常包含若干个 B ，而后者又包含若干个 C 。 D 和 E 组成多级时序系统。3假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动 A 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分 B 段，若每个字段的微操作数相同，这样的微指令格式最多可包含 C 个微操作命令。4一个8体低位交叉的存储器，假设存取周期为T，CPU每隔 t（T = 8t）时间启动一个存储体，则依次从存储器中取出16个字共需 A 存取周期。 5I/O与主机交换信息的控制方式中， A 方式CPU和设备是串行工作的。 B 和 C 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。6设n =16位（不包括符号位在内），原码两位乘需做 A 次移位，最多做 B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法。三、名词解释（共10分，每题2分）1同步控制方式 2周期窃取 3双重分组跳跃进位 4直接编码 5硬件向量法 四、计算题（5分）设x = +，y = +，试用变形补码计算x + y。五、简答题（15分）1某机主存容量为4M32位，且存储字长等于指令字长，若该机的指令系统具备129种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2能不能说机器的主频越快，机器的速度就越快，为什么？ 3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L4 六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 LDA X （X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：（1）存储芯片地址空间分配为：最小4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，与系统程序工作区相邻的是24K用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。计算机组成原理试题6一、选择题（共5分，每题1分）1某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是_C_。A-127 127； B-128 +128； C-128 +127；D-128 +128。2在_C_的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。A单总线；B双总线；C三总线；D以上三种总线。3某计算机字长是32位，它的存储容量是64KB按字编址，它的寻址范围是_B_。A16KB； B16K； C32K； D32KB。4中断向量可提供_C_。A.被选中设备的地址；B.传送数据的起始地址；C.中断服务程序入口地址；D.主程序的断点地址5Cache的地址映象中B比较多的采用“按内容寻址”的相联存储器来实现。A直接映象；B全相联映象；C组相联映象； D以上都有。6总线的异步通信方式_A_。A不采用时钟信号，只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D采用时钟信号，不采用握手信号。7在磁盘存储器中，查找时间是_A_。A使磁头移动到要找的柱面上所需的时间；B在磁道上找到要找的扇区所需的时间；C在扇区中找到要找的数据所需的时间。 D以上都不对。8在控制器的控制信号中，相容的信号是_C_的信号。A可以相互替代；B可以相继出现；C可以同时出现；D不可以同时出现。9计算机操作的最小单位时间是_A_。A时钟周期；B指令周期；CCPU周期；D执行周期。10CPU不包括_A_。A地址寄存器；B指令寄存器IR；C地址译码器；D通用寄存器。11 B 寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址；D立即寻址。12设寄存器内容为10000000，若它等于0，则为_D_。 A原码； B补码； C反码； D移码。13若一个8比特组成的字符至少需10个比特来传送，这是_B_传送方式。A同步； B异步； C并联； D混合。14设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是B。（存储器 4）A8MB； B2M； C4M； D16M。15 C 寻址对于实现程序浮动提供了较好的支持。 A间接寻址； B变址寻址； C相对寻址； D直接寻址。16超标量技术是_B_。A缩短原来流水线的处理器周期； B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D以上都不对。17在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_A_。A同步控制； B异步控制； C联合控制； D局部控制。18I/O与主机交换信息的方式中，中断方式的特点是_B_。ACPU与设备串行工作,传送与主程序串行工作；BCPU与设备并行工作,传送与主程序串行工作CCPU与设备并行工作,传送与主程序并行工作；DCPU与设备串行工作,传送与主程序并行工作19当定点运算发生溢出时，应_C_ 。A向左规格化； B向右规格化； C发出出错信息； D舍入处理。20在一地址格式的指令中，下列 B 是正确的。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的； D指令的地址码字段存放的一定是操作码。二、填空题（共20分，每空1分）1设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。2在总线复用的CPU中， A 和 B 共用一组总线，必须采用 C 控制的方法，先给 D 信号，并用 E 信号将其保存。3微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。4如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第 A 块。5I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为 A 、 B 、 C 三种。 6设n = 4位（不包括符号位在内），原码两位乘需做 A 次移位，最多做 B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法。三、名词解释（共10分，每题2分）1异步控制方式 2向量地址 3直接寻址 4字段直接编码 5多重中断 四、计算题（5分）设浮点数字长为32位，欲表示6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？五、简答题（15分）1某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备85种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2