微机原理复习资料.docx

微机原理复习资料填空题（1） 对于指令XCHG BX,BP+SI,如果指令执行前，（BX）= 561AH, (BP)=0200H, (SD) = 0046H, (SS) = 2F00H, (2F246H) = 58H,(2F247H) = FFH,则执行指令后，（BX）= _FF58H_,(2F246H) = _1AH_, (2F247H)=_56H_。（2） 近过程（NEAR）的RET指令把当前栈顶的一个字弹出到_IP_;远过程（FAR）的RET指令弹出一个字到 _IP_后又弹出一个字到_CS_。（3） 中断返回指令IRET执行后，从栈堆顺序弹出3个字分别送到_IP_、_CS_、_PSW_。（4） 设（SS）=1C02H,(SP)=14A0H,(AX)=7905H,(BX)=23BEH,执行指令PUSH AX后，（SS）=_1C02H_,(SP)=_149EH_;若再执行指令：PUSH BXPOP AX后，(SP)=_149EH_，（AX）=_23BEH_,（BX）=_23BEH_。 (5) 设（SS）=2250H，（SP）=0140H，若在堆栈中存入5个数据，则栈顶的物理地址为_0136H_,如果再从堆栈中取出3个数据，则栈顶的物理地址为_013CH_。选择题（各小题只有一个正确答案）（1）执行下列三条指令后： D MOV SP，1000HPUSH AXCALL BXa. （SP）1000H；b. （SP）0FFEH；c. （SP）1004H；d. （SP）0FFCH；（2）要检查寄存器AL中的内容是否与AH相同，应使用的指令为： C a. AND AL, AHb. OR AL, AHc. XOR AL, AH d. SBB AL, AH（3）指令JMP NEAR PTR L1与CALL L1（L1为标号）的区别在于： B a. 寻址方式不同； b. 是否保存IP的内容；c. 目的地址不同；d. 对标志位的影响不同。解：（1）DPUSH AX则AX入栈，SP=0FFEH；CALL BX则IP入栈，SP=0FFCH（2）C异或，若相同，则AL=0，ZF1。（3）B（4）MOV AX,BXSI的源操作数的物理地址是： A 。 a.（DS）16+(BX)+(SI) b.(ES) 16+(BX)+(SI) c. (SS) 16+(BX)+(SI) d.(CS) 16+(BX)+(SI)（5）MOV AX,BPDI的源操作数的物理地址是_D_。 a.（DS）16+(BX)+(DI) b.(ES) 16+(BX)+(DI) c. (SS) 16+(BX)+(DI) d.(CS) 16+(BX)+(DI)（6）MOV AX,ES:BX+SI的源操作数的物理地址是_B_。 a.（DS）16+(BX)+(SI) b.(ES) 16+(BX)+(SI) c. (SS) 16+(BX)+(SI) d.(CS) 16+(BX)+(SI) (7)假设(SS)=1000H,(SP)=0100H,(AX)=6218H,执行指令PUSH AX后，存放数据62H的物理地址是_D_。 a.10102H b.10101H c.100FEH d.100FFH (8)下列指令中有语法错误的是_A_。 A. MOV SI, DS:DI B. IN AL,DX C. JMP WORD PTRSI D. PUSH WORD PTRBP+SI (9)JMP NEAR PTRDI是_C_。 A.段内直接转移 B.段间直接转移 C.段内间接转移 D.段间间接转移 （10）下面哪条指令无法完成AX的内容清0的任务？ D A. AND AX, 0 B.SUB AX, AX C. XOR AX, AX D.CMP AX, AX (11)对于下列程序段： NEXT: MOV AL, SI MOV ES:DI, AL INC SI INC DI LOOP NEXT也可用下面哪条指令完成同样的功能 A A. REP MOVSB B.REP MOVSWC. REP STOSB D. REP STOSW (12)对于下列程序段： AGAIN: MOV ES:DI, AX INC DI INC DI LOOP AGAIN可用下面哪条指令完成相同的功能？ C A. REP MOVSB B. REP LODSWC. REP STOSW D. REP STOSB (13)执行下列三条指令后，SP存储内容为 C 。 MOV SP,1000H POP BX ；SP+2 INT 21H ；将IP、CS、PSW的内容入栈,SP-6 A.(SP)=1002H B.(SP)=0FFAH C.(SP)=0FFCH D.(SP)=1004H1. 8086CPU的M/IO信号在访问存储器时为 高 电平，访问IO端口时为 低 电平。2. 根据传送信息的种类不同，系统总线分为 数据总线 、 地址总线 和 控制总线 。3. 三态逻辑电路输出信号的三个状态是 高电平 、 低电平 和 高阻态 。4. 在8086的基本读总线周期中，在状态开始输出有效的ALE信号；在状态开始输出低电平的信号，相应的为_低_电平，为_低_电平；引脚AD15 AD0上在状态期间给出地址信息，在状态完成数据的读入。5. 微机中的控制总线提供 H 。A. 数据信号流；B. 存储器和I/O设备的地址码；C. 所有存储器和I/O设备的时序信号；D. 所有存储器和I/O设备的控制信号；E. 来自存储器和I/O设备的响应信号；F. 上述各项；G. 上述C，D两项；H. 上述C，D和E三项。6. 微机中读写控制信号的作用是 E 。A 决定数据总线上数据流的方向；B 控制存储器操作读/写的类型；C 控制流入、流出存储器信息的方向；D 控制流入、流出I/O端口信息的方向；E 以上所有。7. 8086最大系统的系统总线结构较最小系统的系统总线结构多一个芯片 8288总线控制器_。8. 微机在执行指令 MOV DI，AL时，将送出的有效信号有 B C 。ARESET B.高电平的信号 C. D.9. 微型计算机的ALU部件是包含在 D 之中。 A、存贮器 B、I/O接口 C、I/O设备 D、CPU10. 80386微型计算机是32位机，根据是它的 D 。 A、地址线是32位 B、数据线为32位 C、寄存器是32位的 D、地址线和数据线都是32位11. 某数存于内存数据段中，已知该数据段的段地址为2000H，而数据所在单元的偏移地址为0120H，该数的在内存的物理地址为 B 。 A02120H B.20120H C.21200H D.03200H12. 8086最小方式下有3个最基本的读写控制信号，它们是M/IO、 RD 和 WR ；8086最大方式下有4个最基本的读写控制信号，它们是MEMR、 MEMW 、 IOR 和 IOW .13. 8086执行指令MOV AX, SI时，在其引脚上会产生 存储器读 总线操作；执行指令OUT DX, AX时在其引脚上会产生 IO写 总线操作。14. 8086 CPU工作在最大方式，引脚应接_地_。15. RESET信号在至少保持4个时钟周期的 高 电平时才有效，该信号结束后，CPU内部的CS为 0FFFFH ，IP为 0000H ，程序从 0FFFF0H 地址开始执行。16. 在构成8086最小系统总线时，地址锁存器74LS373的选通信号G应接CPU的 ALE 信号，输出允许端应接 地 ；数据收发器74LS245的方向控制端DIR应接 信号，输出允许端应接信号。17. 8086 CPU在读写一个字节时，只需要使用16条数据线中的8条，在 1 个总线周期内完成；在读写一个字时，自然要用到16条数据线，当字的存储对准时，可在 1 个总线周期内完成；当字的存储为未对准时，则要在 2 个总线周期内完成。18. CPU在 状态开始检查READY信号，_高_电平时有效，说明存储器或I/O端口准备就绪，下一个时钟周期可进行数据的读写；否则，CPU可自动插入一个或几个 等待周期（TW ） ，以延长总线周期，从而保证快速的CPU与慢速的存储器或I/O端口之间协调地进行数据传送。19. 8086最小方式下，读总线周期和写总线周期相同之处是：在 状态开始使ALE信号变为有效 高 电平，并输出信号来确定是访问存储器还是访问I/O端口，同时送出20位有效地址，在状态的后部，ALE信号变为 低 电平，利用其下降沿将20位地址和的状态锁存在地址锁存器中；相异之处从 状态开始的数据传送阶段。20. 8086 CPU 有 20 条地址总线,可形成 1MB 的存储器地址空间,可寻址范围为 00000H-FFFFFH;地址总线中的 16 条线可用于I/O寻址,形成 64KB 的输入输出地址空间,地址范围为 0000H-FFFFH ;PC机中用了 10 条地址线进行I/O操作,其地址空间为 1KB ,可寻址范围为 000H3FFH 。21. 对于微机而言，任何新增的外部设备，最终总是要通过 I/O接口 与主机相接。22. 在主机板外开发一些新的外设接口逻辑，这些接口逻辑的一侧应与 I/O设备 相接，另一侧与 系统总线 相接。23. CPU与I/O接口之间的信息一般包括 数据 , 控制 和 状态 三种类型，这三类信息的传送方向分别是 双向 , 输出 和 输入。24. CPU从I/O接口的状态R 中获取外设的“忙”，“闲”或“准备好”信号。25. I/O数据缓冲器主要用于协调CPU与外设在速度上的不匹配。26. 从I/O端口的地址空间与存储器地址空间的相对关系的角度来看，I/O端口的编址方式可以分为统一和独立两种方式。27. 8086CPU用 IN 指令从端口读入数据，用 OUT 指令向端口写入数据。28. 需要靠在程序中排入I/O指令完成的数据输入输出方式有 B C 。（A）DMA （B）程序查询方式 （C）中断方式29. 计算机主机与外设采用 D 方式传送批量数据时，效果最高。A. 程序查询方式B. 中断方式C. DMA方式D. I/O处理机30. 当采用 A 式时，主机与外设的数据传送是串行工作的。A.程序查询方式 B.中断方式CDMA方式 D.I/O处理机31. CPU被动, 处设主动的接口方式为 D 。 A.无条件程控方式B.查询控制方式 C. DMA方式D. 中断控制方式32. 在DMA传送过程中，控制总线的是 C 。A.CPU B.外部设备 C.DMA控制器 D.存储器33. 在DMA传送过程中，CPU与总线的关系是 D 。A.只能控制数据总线 B.只能控制地址总线C.与总线短接 D.与总线隔离34. 下列哪一个器件可以用来设计简单的输入接口电器 B 。A锁存器 B.三态缓冲器C.反向器 D.译码器1. 硬件中断可分为_INTR_和_NMI_两种。2. CPU响应可屏蔽中断的条件是_ IF=1 _，_现行指令执行完_，_没有NMI请求和总线请求 。3. 8259A有两种中断触发方式，分别是 电平触发 和 上升沿触发 。4. 8259A有_7_个命令字，3片8259A级联合后可管理_22_级中断。5. 若某外设的中断类型型号为4BH，则在8259A管理的中断系统中该中断源的中断请求信号应连在8259A的IR3 引脚，且对应的中断向量地址为0012CH 。6. 设某微机系统需要管理64级中断，问组成该中断机构时需 9 片8259A。7. IBM PC/XT机中如果对从片8259写入的ICW2=60H，则IR7的中断类型码是 67H 。8. 在中断响应周期内，将IF置0是由_ A _。A硬件自动完成的 B.用户在中断服务程序中设置的C.关中断指令完成的9. 中断向量可以提供_ C _。A.被选中设备的起始地址 B.传送数据的起始地址C.中断服务程序的入口地址 D.主程序的断点地址10. 8086CPU可屏蔽中断 INTR为 B 时, CPU获得中断请求.A. 低电平 B. 高电平C. 上升沿触发 D. 下降沿触发11. 中断向量地址是_ C _。A.子程序入口地址 B.存放中断服务程序入口地址的地址C.中断服务程序入口地址 D.主程序的断点地址12. 一片8259A占两个I/O端口地址，若使用地址线A1来选择端口，其中一个端口地址为92H，则另一个端口地址为_ D _。 A.90H B.91H C.93H D.94H13. 当多片8259A级联使用时，对于8259A从片，信号CAS0CAS2是_ A _。 A.输入信号 B.输出信号 C.输入/输出信号14. 下面的中断中，只有_ D _需要硬件提供中断类型码。 A.INTO B.INT n C.NMI D.INTR15. 8259A中的中断服务寄存器用于_ B _。 A.指示有外设向CPU发中断请求 B.指示有中断服务正在进行C.开放或关闭中断系统16. 当多片8259A级联使用时，对于主8259A，信号CAS0CAS2是_ B _。A.输入信号 B.输出信号 C.输入/输出信号8259工作在优先级自动循环方式，则IRQ2的中断请求被响应并且服务完毕以后，优先级最高的中断源是 B 。A、IRQ0 B、IRQ3 C、IRQ5 D、IRQ717. PC机采用中断向量表来保存中断向量，已知物理地址为30H的存储单元依次存放58H，1FH,00H和A1H四个字节，则该向量对应的中断类型号和中断服务程序的入口地址是_ C _。 A.0CH, 1F58: A100H B.0BH, 1F58: A100H C.0CH, A100: 1F58 H D.0BH, 1F58: A100H1. 某一测控系统要使用一个连续方波信号，如果使用8253可编程定时/计数器来实现此功能，则8253应工作在方式_3_。2. 利用8253芯片产生周期为5ms的方波信号，若输入的时钟频率为1MHz，那么8253的工作方式为_3_，计数初值为_5000_。3. 利用8253芯片产生一个中断请求信号，若输入的时钟频率为2MHz，且要求延时10ms后产生有效的中断请求信号，则8253的工作方式为_方式0_，计数初值为_20000/4E20H_。4. 通过8253计数器0的方式0产生中断请求信号，现需要延迟产生中断的时刻，可采用：A） 在OUT0变高之前重置初值；B） 在OUT0变高之前在GATE0端加一负脉冲信号；C） 降低加在CLK0端的信号频率；D） 以上全是。解：D A:方式0下，在OUT0变高之前重置初值，将在下一个CLK的下降沿使时常数从CR读入CE并重新计数。B:在OUT0变高之前在GATE0端加一负脉冲信号可以延时一个时钟周期，达到延时的目的。C:降低加在CLK0端的信号频率，可以增大时钟周期，达到延长OUT0端低电平的时间。（注：A中，如果重置的初值为1，则不会达到延时的效果）5. 在8253初始化编程时，一旦写入选择工作方式0的控制字后，_ B _。 A. 输出信号端OUT变为高电平B. 输出信号端OUT变为低电平C. 输出信号保持原来的电位值D. 立即开始计数6. 当8253工作方式4时，控制信号GATE变为低电平后，对计数器的影响是_ B _。 A. 结束本次计数，等待下一次计数的开始B. 暂时停止现行计数工作C. 不影响本次计数D. 终止本次计数过程，立即开始新的计数过程7. 利用8253每1ms产生一次中断，若CLK为2MHz，则8253可采用的工作方式及所取的计数初值分别为_ D _。 A.方式0; 2000 B.方式3； 2000 C.方式5； 2000H D.方式2； 2000H8. 当8253工作在_ B F _下时，需要硬件触发后才开始计数。 A.方式0 B.方式1 C.方式2 D.方式3 E.方式4 F.方式59. 在8253计数过程中，若CPU重新写入新时常数，那么_ D _。 A. 本次写入时常数的操作无效B. 本次计数过程结束，使用新时常数开始计数C. 不影响本次输出信号，新时常数仅影响后续输出信号D. 是否影响本次计数过程及输出信号随工作方式不同而有差别10. 已知8254计数器0的端口地址为40H，控制字寄存器的端口地址为43H，计数时钟频率为2MHz，利用这一通道设计当计数到0时发出中断请求信号，其程序段如下，则中断请求信号的周期是 32.7675 ms。MOV AL,00110010BOUT 43H, ALMOV AL, 0FFHOUT 40H, ALOUT 40H, AL ；计数初值为0FFFFH，即65535，N = 65535 = X12*106S = X12*103msX=32.7675ms1. 8255A的A组设置成方式1输入,与CPU之间采用中断方式联络,则产生中断请求信号INTRA的条件是 STBA= 1 ,IBFA= 1 ,INTEA= 1 。2. 8255A控制字的最高位为 1 ,表示该控制字为方式控制字。3. 8255A端口C的按位置位与复位功能由控制字中最高位为0_来决定的。4. 8255A的端口A工作在方式2时，使用端口C的 高4位 作为与CPU和外设的联络信号。5. 8255A置位控制字的 D3D1 位用来制定端口C中要置位或复位的具体位置。6. 8255A的A组工作在方式1输出时，INTE为 P284 ，它的置位与复位由端口C的PC6 位进行控制。7. 8255A工作在方式1时，端口A和端口B作为数据输入输出使用，而端口C的各位分别作为端口A和端口B的控制信息和状态信息。其中作为端口A和端口B的中断请求信号的分别是端口C的_。 D A.PC4和PC2 B.PC5和PC2 C.PC6和PC7 D.PC3和PC08. 8255A的端口A或端口B工作在方式1输入时，端口与外设的联络信号有_。A D A.选通输入STB B.中断请求信号INTR C.中断允许信号INTR D.输入缓冲器满信号IBF9. 当8255A的端口A和端口B都工作在方式1输入时，端口C的PC6和PC7_。 D A.被禁止使用 B.只能作为输入使用 B.只能作为输出使用 D.可以设定为输入或输出使用10. 8255A的端口A和端口B都工作在方式1输出时，与外设的联络信号为_。B C A.INTR信号 B.ACK信号 C.OBF信号 D.IBF信号11. 8255A的端口A工作在方式2时，如果端口B工作在方式1，则固定用做端口B的联络信号是_。 AA.PC0PC2 B.PC4PC6C.PC5PC7 D.PC1PC312. 8255A的端口A工作在方式2时，端口B_。 AA.可工作在方式0或方式1 B.可工作在方式1或方式2C.只能工作在方式1 D.不能使用13. 当8255A工作在方式1时，端口C被划分为两个部分，分别为端口A和端口B的联络信号，这两部分的划分是_。 BA.端口C的高4位和低4位 B.端口C的高5位和低3位C.端口C的高3位和低5位 D.端口C的高6位和低2位14. 设8255芯片的端口基地址是80H，寻址控制寄存器的命令是 B 。A、OUT 80H，AL B、OUT 86H，ALC、OUT 81H，AL D、OUT 82H，AL1. 在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出 D A操作数 B.操作数地址 C.转移地址 D.操作码2. 8086/8088系统中，对存贮器进行写操作时，CPU输出控制信号有效的是 A A.W/=1, =0 B. =1 C.M/=0, =0 D.=03. 两个补码数相加时，对产生“溢出”的正确叙述为 D 。A、结果的最高位有进位B、结果的符号位为0C、结果的符号位为1D、两个加数符号位相同、但与和的符号位相反，则溢出4. 8位补码操作数“10010011”等值扩展为16位后，其机器数为 D 。A、0111111110010011B、0000000010010011C、1000000010010011D、11111111100100115. 无符号二进制数右移一位，则数值 A 。 A、增大一倍B、减小一倍C、增大10倍D、不变6. 计算机系统的主要组成部件应包括 A 。A、微处理器、存储器和I/O B、微处理器、运算器和存储器C、控制器、运算器和寄存器 D、微处理器、运算器和寄存器7. 微处理器内部标志寄存器的主要作用是 C 。A、检查当前指令执行的正确与否B、纠正当前指令执行的结果C、产生影响或控制某些后续指令所需的标志 D、决定CPU是否继续工作8. 动态RAM最主要的特点是 C 。A、存储内容动态地变化 B、访存地址动态改变 C、每隔一定时间需刷新存储内容 D、每次读出操作后需刷新存储内容9. 计算机当前执行的程序代码应存放在 B 中。A、硬盘B、内存C、寄存器 D、端口10. 下面对“堆栈”最好的解释是 B 。A、固定地址的一块内存区域B、按“后进先出”原则组织的一块内存区域C、必须按字操作访问的一块内存区域D、遵循“向上”增长原则的一块内存区域11. 高档微机中一般都设置有高速缓冲存储器（Cache），它实现的是 D 间的缓冲。A、CPU与显示器B、CPU与硬盘C、硬盘与主存D、CPU与主存12. 下列说法中正确的是 B 。A、EPROM只能改写一次B、EPROM可以改写多次，但不能取代随机读写存储器 C、EPROM是不能改写的D、EPROM可以改写多次，所以也是一种随机读写存储器13. RISC执行程序的速度优于CISC的主要原因是 C 。A、RISC的指令数较少B、程序在RISC上编译的目标程序较短C、RISC的指令平均周期数较少 D、.RISC只允许Load/Store指令访存14. 采用“寄存器直接寻址”方式时，对应的操作数实际存放在 A 中。A、通用寄存器 B、主存单元 C、程序计数器 D、端口寄存器15. 一个具有24根地址线的微机系统中，装有 32KB ROM、 640KB RAM和 3G的硬盘，其可直接访问的内存容量最大为 C 。A. 640KB B. 672KB C.16 MB D.3G以上课后作业：2.1、2.11、2.15、2.163.1、3.2、3.4、3.104.7、4.11、4.19、4.245.5、5.116.4、6.6、6.9、6.167.2、7.3、7.48.6、8.89.5、9.8、9.24、9.2710.16、10.18、10.19