d2z计算机的基本组成.ppt

2020/5/25,浙江工程学院信电学院,1,2.1算术逻辑单元,2.2触发器,2.3寄存器,第二章微型计算机的基本组成电路,2.6存储器,2.5总线结构,2.4三态输出电路,2020/5/25,浙江工程学院信电学院,2,2.1算术逻辑单元,这个部件既能进行二进制数的四则运算，也能进行布尔代数的逻辑运算。ALU的符号一般画成下图所示。A和B为两个二进制数，S为其运算结果，Control为控制信号。,2020/5/25,浙江工程学院信电学院,3,2.2触发器,2.2.1RS触发器,2.2.2D触发器,2.2.3JK触发器,退出,2020/5/25,浙江工程学院信电学院,4,2.2.1RS触发器,电路组成和逻辑符号,信号输入端，低电平有效。,2020/5/25,浙江工程学院信电学院,5,工作原理,01,1,2020/5/25,浙江工程学院信电学院,6,2.2.2D触发器（D锁存器）,2020/5/25,浙江工程学院信电学院,7,逻辑符号,2020/5/25,浙江工程学院信电学院,8,边沿触发器仅仅增加了一个RC微分电路，它能使方波电压信号的前沿产生正尖峰后沿产生负尖峰。这样，在D端输入信号建立之后，当时标脉冲的前沿到达的瞬间，触发器才产生翻转动作。触发器的预置和清除：在一些电路中，有时需要预先给某个触发器置位(即置1)或清除(即置0)，而与时标脉冲以及D输入端信号无关，这就是所谓预置和清除。,2020/5/25,浙江工程学院信电学院,9,2、JK触发器,JK触发器是组成计数器的理想记忆元件，JK触发器在RS触发器前面增加两个与门，并从输出到输入(与门的输入端)作交叉反馈，即可得到JK触发器,2020/5/25,浙江工程学院信电学院,10,特性表,JK=00时不变JK=01时置0JK=10时置1JK=11时翻转,2020/5/25,浙江工程学院信电学院,11,2.3寄存器,2.3.1缓冲寄存器,2.3.4累加器,2.3.2移位寄存器,2.3.3计数器,2020/5/25,浙江工程学院信电学院,12,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,2020/5/25,浙江工程学院信电学院,13,2.3.1缓冲寄存器,其基本工作原理为：设有一个二进制数，共有4位数：X=X3X2X1X0要存到这个缓冲寄存器中去，此寄存器是由四个D触发器组成的。将X3、X2、X1，X0入分别送到各个触发器的D3,D2,D1,D0端去，只要CLK的正前沿还未到来，则Q0,Q1,Q2,Q3就不受X3、X2、X1，X0的影响而保持其原有的数据。只有当CLK的正前沿来到时，Q0,Q1,Q2,Q3才接受D0，D1,D2,D3的影响，而变成：Q0D0,Q1D1,Q2D2,Q3D3结果就是Q=Q3Q2Q1Q0=X3X2X1X0,2020/5/25,浙江工程学院信电学院,14,在X0端送入数据(0或1)后，如LOAD端(以下简称为L端)为低电位，则右边的与门被阻塞，X0过不去，而原来已存在此位中的数据由Q0送至左边的与门。此与门的另一端输入从非门引来的与L端反相的电平，即高电位。所以Q0的数据，可以通过左边的与门，再经或门而送达D0端。这就形成自锁，即既存的数据能够可靠地存在其中而不会丢失。如L端为高电位，则左边与门被阻塞而右边与门可让X0通过，这样Q0的既存数据不再受到自锁，而X0可以到达D0端。只要CLK的正前沿一到达，X0即被送到Q0去，这时就叫做装入(LOAD)。一旦装入之后，L端又降至低电平，则利用左边的与门，X0就能自锁而稳定地存在Q0中。,2020/5/25,浙江工程学院信电学院,15,2020/5/25,浙江工程学院信电学院,16,2.3.2移位寄存器,1、单向移位寄存器,并行输出,4位右移移位寄存器,移位寄存器的用处：移位寄存器能将其所贮存的数据逐位向左或向右移动，以达到计算机在运行过程中所需的功能，例如用来判断最左边的位是0或1等等。,2020/5/25,浙江工程学院信电学院,17,2020/5/25,浙江工程学院信电学院,18,并行输出,4位左移移位寄存器,2020/5/25,浙江工程学院信电学院,19,2020/5/25,浙江工程学院信电学院,20,单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。,2020/5/25,浙江工程学院信电学院,21,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,2.3.2计数器,2020/5/25,浙江工程学院信电学院,22,(1)行波汁数器(travellingwavecounter)这种计数器的特点是：第一个时钟脉冲促使其最低有效位(LSB)加1，由0变1。第2个时钟脉冲促使最低有效位由1变0，同时推动第二位，使其由0变1。同理，第2位由1变0时又去推动第3位使其由0变1。这样有如水波前进一样逐位进位下去。下图就是由JK触发器组成的行波计数器的工作原理图。,2020/5/25,浙江工程学院信电学院,23,（2）同步计数器：同步计数器是将时钟脉冲同时加到各位的触发器的时钟输入端，而将前一位的输出端(Q)接到下一位的JK端去。这样可以使计数器计数时间只相当于一个触发器的建立时问tp，同步计数器在很多微型机中常被使用。,2020/5/25,浙江工程学院信电学院,24,（3）环形计数器：,根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。,2020/5/25,浙江工程学院信电学院,25,(4)程序计数器(programcounter)：程序计数器也是“个行波计数器(也可用同步计数器)。不过它不但可以从0开始计数，也可以将外来的数装入其中，这就需要一个COUNT输入端，也要一个LOAD门。,2020/5/25,浙江工程学院信电学院,26,累加器也是一个由多个触发器组成的多位寄存器累加器的英文为accumulator译作累加器，是作为ALU运算过程的代数和的临时存储处。累加器除了能装入及输出数据外还能使储存器中的数据左移或右侈、所以它又是一种移位寄存器。,2.3.4累加器,2020/5/25,浙江工程学院信电学院,27,三态输出电路可以由两个或非门和两个NMOS晶体管(T1，T2)及一个非门组成，如图所示。,2.4三态输出电路,2020/5/25,浙江工程学院信电学院,28,当ENABLE(选通端)为高电位时，通过非门而加至两个或非门的将为低电位，则两个或非门的输出状态将决定于A端的电位。当A为高电位，G2就是低电位，而G1为高电位，因而T1导通而T2截止，所以B端也呈现高电位；当A为低电位，G2将呈现高电位而G1为低电位，因而T1截止而T2导通，所以B也呈现低电依。这就是说，在选顶端(ENBALE端)为高电位时A的两种可能电平(0和1)都可以顺利地通到B输出去，即E1时B=A。当选通端E为低电位时、通过非门加至两个或非门的将为高电位。此时，无论A为高或低电位，两个或非门的输出部是低屯伦即G1与G2都是低电位。所以T1和T2同时都是截止状态。这就是说，在选通端(E端)为低电位时，A端和B端是不相通的即它们之间存在着高阻状态。,2020/5/25,浙江工程学院信电学院,29,2.5总线结构,2020/5/25,浙江工程学院信电学院,30,2020/5/25,浙江工程学院信电学院,31,ROM的分类,掩膜ROM：不能改写。,PROM：只能改写一次。,EPROM：可以改写多次。,存储器的分类,RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。,ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。,2.6存储器,2020/5/25,浙江工程学院信电学院,32,2.6.1ROM的结构及工作原理,1、ROM的结构,存储容量字线数位线数2nb（位）,2020/5/25,浙江工程学院信电学院,33,2、ROM的工作原理,44位ROM,地址译码器,存储体,2020/5/25,浙江工程学院信电学院,34,存储内容,2020/5/25,浙江工程学院信电学院,35,A1=0A0=0,W0=1,W1=0,W2=0,W3=0,D3=1,D1=1,D0=1,D2=0,2020/5/25,浙江工程学院信电学院,36,A1=0A0=1,W0=0,W1=1,W2=0,W3=0,D3=0,D1=0,D0=1,D2=1,2020/5/25,浙江工程学院信电学院,37,A1=1A0=0,W0=0,W1=0,W2=1,W3=0,D3=1,D1=0,D0=0,D2=1,2020/5/25,浙江工程学院信电学院,38,A1=1A0=1,W0=0,W1=0,W2=0,W3=1,D3=0,D1=1,D0=1,D2=1,2020/5/25,浙江工程学院信电学院,39,ROM的简化画法,地址译码器产生了输入变量的全部最小项,存储体实现了有关最小项的或运算,与阵列固定,或阵列可编程,连接,断开,2020/5/25,浙江工程学院信电学院,40,RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为10241位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为2564位的RAM，就是一个有256个4位寄存器的RAM。,2.6.2随机存储器(RAM),2020/5/25,浙江工程学院信电学院,41,由大量寄存器构成的矩阵,用以决定访问哪个字单元,用以决定芯片是否工作,用以决定对被选中的单元是读还是写,读出及写入数据的通道,2020/5/25,浙江工程学院信电学院,42,容量为2564RAM的存储矩阵,存储单元,1024个存储单元排成32行32列的矩阵,每根行选择线选择一行,每根列选择线选择一个字列,Y11，X21，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。,2020/5/25,浙江工程学院信电学院,43,地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。,2564RAM存储矩阵中，256个字需要8位地址码A7A0。其中高3位A7A5用于列译码输入，低5位A4A0用于行译码输入。A7A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的字单元。,00010,001,2020/5/25,浙江工程学院信电学院,44,集成2kB8位RAM6116,写入控制端,片选端,输出使能端,