计算机组成与结构阶段测试题.doc

第一阶段测试卷考试科目:计算机组成与结构第一章至第三章（总分100分） 时间：90分钟 学习中心（教学点） 批次： 层次： 专业： 学号： 身份证号： 姓名： 得分： 一、单项选择题（本题共10小题，每小题2分，共20分）1、冯诺依曼机工作方式的基本特点是（ ）。A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内容选择地址2、在浮点数编码表示中（ ）在机器数中不出现，是隐含的。A、阶码B、符号C、尾数D、基数3、某机字长16位，含一位数符，用补码表示，则定点小数所能表示的非零最小正数为（ ）。A、2-15B、2-16C、2-1D、1-2154、若采用双符号位补码运算，运算结果的符号位为10，则（ ）。A、产生了负溢出（下溢）B、产生了正溢出（上溢）C、运算结果正确，为负数D、运算结果正确，为正数5、若十进制数为37.25，则相应的二进制数为（ ）。A、10011.01B、110101.01C、100101.1D、100101.016、若X反=1.1011，则x=（ ）。A、-0.0101B、-0.0100C、0.1011D、-0.10117、原码乘法是（ ）。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘8、一个n+1位整数移码的数值范围是（ ）。A、-2n+1 x 2n-1B、-2n+1x2n-1C、-2nx2n-1D、-2n+1x2n-19、下列逻辑部件中，（ ）不包括在运算器内。 A、累加器B、状态条件寄存器C、指令寄存器D、ALU10、浮点数的表示范围和精度取决于（ ）。A、阶码的位数和尾数的位数B、阶码采用的编码和尾数的位数C、阶码的位数和尾数采用的编码D、阶码采用的编码和尾数采用的编码二、填空题（本题共6小题，每空1分，共10分）1、八位原码小数_代表的真值为-0.625。2、奇偶校验法只能发现_数个错，不能检查无错或_数个错。3、根据国标规定，每个汉字内码用_个字节表示。4、为判断溢出，可采用双符号位补码，此时正数的符号用_表示，负数的符号用_表示。5、一位十进制数，用BCD码表示需要_位二进制码，用ASCII码表示需要_位二进制码。6、在浮点加减法运算过程中，在需要_或_时，尾数向右移位。三、名词解释（本题共3小题，每小题5分，共15分）1、计算机结构、组织、实现2、ALU3、数据校验码四、简答题（本题共5小题，每小题7分，共35分）1、设浮点数的格式为：符号位：b15；阶码：b14-b8，采用补码表示；尾数：b7-b0，与符号位一起采用规格化的补码表示，基数为2。它能表示的最接近于0的正数和负数分别是什么？ B15 B14 B8 B7 B0请用十进制数2的幂次表示。2、已知x=0.10011, y=0.11001, 用补码减法计算x-y=?，要求写出计算过程，并指出计算结果是否溢出？3、写出基于偶校验的1101010的海明校验码。4、8位定点整数（含符号位），请用原码，补码，移码和反码写出能表示的数的范围。5、浮点数规格化的目的、方法。五、分析题（本题共2小题，每小题10分，共20分）1、请写出1位BOOTH乘法法则和补码不恢复余数除法法则的基本运算步骤。2、分析给出浮点数运算的法则。附：参考答案：一、单项选择题（本题共10小题，每小题2分，共20分）1、B2、D3、A4、A5、D6、B7、A8、C9、C10、A二、填空题（本题共6小题，每空1分，共10分）1、1.10100002、奇、偶3、24、00、115、4、76、对阶、向右规格化三、名词解释（本题共3小题，每小题5分，共15分）1、计算机结构是指那些对程序员可见的系统属性，这些属性直接影响着程序的逻辑执行。计算机组织是指实现其结构规范的操作部件以及它们的互连方式。计算机实现是指计算机组成的物理实现。2、ALUarithmetic and logical unit, 算术逻辑单元，它是运算器的核心，执行所有算术操作和逻辑操作。3、数据校验码数据在计算机内部或与其它设备间进行传输时，会产生一定的传输错误，为了很好地检测或修复这种传输错误，通常在原有数据码中加入部分校验位来实现，在数据传输中使用加入校验位的数据码，这时传输的数据码便是数据检验码，它由原数据码与检验码两部分组合而成。四、简答题（本题共5小题，每小题7分，共35分）1、答：最小正尾数为010000000 即2-1，最大正尾数为011111111 1-2-8补码表示小数的规格化要求 符号位与尾数高位相反 10 或 01最小负尾数为100000000 即-1，最大负尾数为 101111111-(2-1+2-8)=-2-1(1+2-7)最小阶码为-26=-64，最大阶码为26-1=63因此，最接近于0的负数为：-(1+2-7)2-65最接近于0的正数为：2-652、答：x补=0.10011 y补=0.11001 -y补=1.00111(x-y)补=(x)补+(-y)补=0.10011+1.00111=1.11010， 没有溢出（不同符号的数相加，不可能产生溢出）。3、答：位数1234567891011数据码11010101010010111110110110校验码11101011010111010110104、答：原码 127 到127补码 128 到 127移码 128 到 127 反码 127 到 1275、答：浮点数的规格化是使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，符号位与小数点后的第1位不相等则为已规格化数据，否则是非规格化数据。通过规格化，可以保证运算数据的精度。通常采用向左规格化，即尾数每左移1位，阶码减1，直至规格化完成。五、分析题（本题共2小题，每小题10分，共20分）1、答：补码的乘法可以通过对部分积的操作及右移，并不断迭代来实现。对部分积的操作取决于乘数的低两位。注意：*在乘数后要增加一个补充位yn+1 *迭代的最后一步（n+1）不移位。*乘数的最低两位与部分积的操作关系Ynyn+1 操作00部分积右移一位01部分积+X补，右移一位10部分积+-X补，右移一位11部分积右移一位补码不恢复余数除法法则被除数与除数：同号：作X补-Y补异号：作X补+Y补余数与除数：同号：商为正，异号：商为负。2、答：由于浮点数表示中使用阶与规格化的小数，故在运算过程中须同时考虑阶数与小数的运算，浮点数的运算法则归纳如下：浮点数加减法则为：对阶，尾数加减，结果规格化处理和舍入处理，浮点数乘除法则为：阶码相加/减，尾数相乘/除，结果规格化和舍入处理。第二阶段测试卷考试科目:计算机组成与结构第四章至第六章（总分100分） 时间：90分钟 学习中心（教学点） 批次： 层次： 专业： 学号： 身份证号： 姓名： 得分： 一、单项选择题（本题共10小题，每小题2分，共20分）1、在虚拟存储器中，当程序正在执行时，由（ ）完成地址映象。A、程序员B、编译器C、装入程序D、操作系统2、下列外存中，属于顺序存取存储器的是（ ）。A、软盘B、磁带C、硬盘D、光盘3、指令系统中采用不同寻址方式的目的主要是（ ）。A、可直接访问外存B、提供扩展操作码并降低指令译码难度C、实现存储程序和程序控制D、缩短指令长度，扩大寻址空间，提高编程灵活性4、在组合逻辑的硬布线控制器中，时序信号是（ ）。A、时钟源的输入信号B、操作信号C、操作控制信号D、操作定时信号5、在微程序控制器中，一条机器指令的功能通常由（ ）。A、一条微指令实现B、一段微程序实现C、一个指令码实现D、一个条件码实现6、一般说来，直接映象常用在（ ）。A、小容量高速Cache中B、大容量高速Cache中C、小容量低速Cache中D、大容量低速Cache中7、堆栈指针SP的内容是（ ）。A、栈顶地址B、栈底地址C、栈顶内容D、栈底内容8、假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到的操作数为200，则所采用的寻址方式为（ ）。A、立即寻址#200B、寄存器间接寻址(R)C、存储器间接寻址(200)D、直接寻址2009、存储器的随机访问是指（ ）。A、可随意访问存储器B、按随机文件访问存储器C、可对存储器进行读出与写入D、可按地址访问存储器的任一编址单元，其访问时间相同且与地址无关10、动态半导体存储器的特点是（ ）。A、在工作中存储器内容会产生变化B、每次读出后，需要根据原存内容重新写入一遍C、每隔一定时间，需要根据原存内容重新写入一遍D、在工作中需要动态地改变访存地址二、填空题（本题共5小题，每空1分，共10分）1、建立高速缓冲存储器的理论依据是_。2、从一条指令的启动到下一条指令的启动的间隔时间称为_。3、常见的微指令地址生成技术有_和_两种。4、Cache是一种高速缓冲存储器，是为了解决_和_之间速度不匹配而采用的一项重要技术。5、一个完整的指令系统应满足四个方面的要求，它们是_；_；_和_。三、名词解释（本题共3小题，每小题5分，共15分）1、虚拟存储器2、Cache3、微程序控制器四、简答题（本题共5小题，每小题7分，共35分）1、写出设计组合逻辑控制器的基本步骤。2、简述微指令的操作码和微指令链接的各种设计方法。3、寄存器间接寻址与直接寻址的具体寻址过程如何进行？4、若用汉字点阵为256*256的点阵式字形码存入字库中，欲存8192个汉字，（1）需要多个存储容量？（2）需要多少片2M*8bit存储芯片？（3）这个专用的汉字库（专用存储器）若按16bit字长来编址的话，其地址寄存器需要多少位？5、请判断下面的叙述中，哪些是正确的？（1）半导体ROM是一种非易失性存储器。（2）半导体存储器是非永久性存储器，断电时不能保存信息。（3）同SRAM相比，由于DRAM需要刷新，所以功耗大。（4）由于DRAM靠电容存储电荷，所以需要定期刷新。（5）双极型RAM不仅存取速度快，而且集成度高。（6）目前常用的EPROM是用浮动栅雪崩注入型MOS管构成，称为FAMOS型EPROM，该类型的EPROM出厂时存储的全是“1”。五、分析题（本题共2小题，每小题10分，共20分）1、对照教材上的单总线结构的CPU结构图，写出指令ADD R1, (mem)的执行控制序列，该指令的功能将mem号内存单元的内容所在地址的内容（间接寻址）与R1寄存器内容相加，结果放R1。2、试说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的。附：参考答案：一、单项选择题（本题共10小题，每小题2分，共20分）1、D2、B3、D4、D5、B6、B7、A8、A9、D10、C二、填空题（本题共5小题，每空1分，共10分）1、 程序局部访问性原理2、指令周期3、计数器法、下地址字段法4、CPU、主存5、完备性、有效性、规整性、兼容性三、名词解释（本题共3小题，每小题5分，共15分）1、虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外存结合使用，好像有一个容量极大的内存储器，工作速度接近于主存，每位成本又与辅存相近，在整机形成多层次存储系统。它不仅是解决存储容量和存取速度矛盾的一种有效措施，而且是管理存储设备的有效方法。2、Cache依据程序的访问局部性原理，在CPU与主存之间设置的一种比主存速度快、容量小的存储设备，可以大大地解决CPU与主存之间的速度匹配问题，从而较大地提高了CPU处理数据的存取速度，进而能大幅提高计算性能。3、微程序控制器将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。四、简答题（本题共5小题，每小题7分，共35分）1、答：组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤：（1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。（2）确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。（3）列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信号的表达式。所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。2、答：微指令的操作码和地址码的设计方法主要有直接表示法，完全编码法，分段直接表示法，分段间接表示法。微指令链接主要有uPC法和下地址字段法。3、寄存器间接寻址：将寄存器的内容作为存储单元的地址，取该地址中的内容。直接寻址：取指令中操作数的存储地址中的内容。4、答：总的存储容量=28+8*213=229=26MB=64MB所需片数=64/2=32片所需的地址寄存器位数=片选位数+片内位数=log232+log2(2M*8/16)=5+20=255、答：一组判断（1），（4），（6）是正确的。（2），（3），（5）是错误的。五、分析题（本题共2小题，每小题10分，共20分）1、答： PCMAR,read PC+1PC DBUSMDR MDRIR IR(地址段)MAR,read DBUSMDR MDRMAR,read DBUSMDR MDRY R1+YZ ZR1END2、答：随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都是高速度、大容量、低成本。然而这三项指标是相互矛盾的，在目前的工艺技术条件下不可能在一个存储器中同时满足。为了解决这个矛盾，逐渐形成了层次结构式的存储体系。各级存储器采用不同容量、不同速度，性能上相互补充的存储器构成一个存储系统的整体，各级存储器之间必要时需要进行信息交换，从而满足了不同应用的需要。目前广泛采用的存储系统层次结构。从上到下三个层次分别为高速缓冲存储器（Cache），主存储器，辅助存储器。三种类型存储器的性能各异。采用的三级存储结构可使每一层的存储器不再是一个孤立的部件，而是构成了一个整体。主存与Cache之间的信息交换由专门的部件（辅助硬件）控制进行。因其速度要求高，辅助硬件通常用组合逻辑实现。从CPU的角度看，Cache主存构成的层次其等效的存取速度接近于Cache，但容量是主存的容量，而每位价格则接近于主存，因此，可解决速度与成本的矛盾。主存和辅存之间的信息交换通过辅助软硬件结合，把主存和辅存统一成一个整体，构成主存辅存层次。从这一层次的整体来看，其速度接近与主存，但容量却等于辅存，而且每位平均价格也接近于廉价的辅存的平均价格。因此，可解决容量和成本之间的矛盾。这样，用户就可以使用一个容量很大（决定于辅存），价格低廉（接近于辅存），而速度很高（主要决定于Cache）的存储器系统。第三阶段测试卷考试科目:计算机组成与结构第七章至第九章（总分100分） 时间：90分钟 学习中心（教学点） 批次： 层次： 专业： 学号： 身份证号： 姓名： 得分： 一、单项选择题（本题共10小题，每小题2分，共20分）1、下面有关总线的叙述中，不正确的是（ ）。A、总线是一组共享的信息传输线B、系统总线中有地址、数据和控制三组传输线C、同步总线中一定有一根时钟线，用于所有设备的定时D、系统总线始终由CPU控制和管理2、在系统总线的地址线上传输的信息可能是（ ）。A、I/O端口号B、外部设备号C、外存地址D、都不是3、系统总线中控制线的主要功能是（ ）。A、提供定时信号、操作命令和请求/回答信号等B、提供数据信息C、提供时序信号D、提供主存、I/O模块的回答信号4、以下有关总线标准的叙述中，错误的是（ ）。A、引入总线标准便于机器扩充和新设备的添加B、主板上的处理器总线和存储器总线一般是特定的专用总线C、I/O总线通常是标准总线D、PCI总线没有EISA/ISA总线的速度快5、下面关于异步传输总线的叙述中，不正确的是（ ）。A、需要应答信号B、需用一个公共的时钟信号进行同步C、全互锁方式的可靠性最高D、挂接在总线上的各部件可以有较大的速度差异6、假定一个同步总线的工作频率为33MHz，总线宽度为32位，则该总线的最大数据传输率为（ ）。A、66MB/sB、1056MB/sC、132MB/sD、528MB/s7、若计算机屏幕上每个像素的灰度级为256，则刷新存储器每个单元的宽度是（ ）。A、256位B、16位C、8位D、7位8、在微型机系统中，外围设备通过（ ）与主板的系统总线相连接。A、DMA控制器B、设备控制器C、中断控制器D、I/O端口9、在采用（ ）对设备进行编址的情况下，不需要专门的I/O指令。A、统一编址法B、单独编址法C、两者都是D、两者都不是10、以下（ ）情况出现时，会自动查询有无I/O中断请求，进而可能进入中断响应周期。A、一条指令执行结束B、一次 I/O 操作结束C、机器内部发生故障D、一次DMA 操作结束二、填空题（本题共5小题，每空1分，共10分）1、计算机系统各部件之间传输的信息流是_流和_流。2、总线的特性：物理特性、_、电气特性和_。3、中断源的识别方法可以分为_和_两大类。4、输入输出接口类型按照数据传送的控制方式可分成程序控制输入输出接口，_和_。5、按总线传送方向总线的类型可分为：_和_。三、名词解释（本题共3小题，每小题5分，共15分）1、中断方式2、总线3、异步通信方式四、简答题（本题共5小题，每小题7分，共35分）1、对于三种基本的输入输出方式，即程序控制方式、程序中断方式和DMA方式，下面的结论正确吗？（1）采用程序中断方式能够提高CPU的利用率，因此，在设置有中断方式的计算机系统中，就不需要再使用程序控制方式了。（2）DMA方式能够处理高速外部设备输入输出工作。由于高速工作方式一般能够覆盖低速工作方式，因此，在采用了DMA方式的计算机系统中，就没有必要再使用中断方式了。2、DMA的三种工作方式。3、总线接口单元的基本功能是什么？4、输入输出接口的主要功能是什么？5、编写中断程序的一个重要任务是为各中断源设置中断屏蔽码。假设某处理机共有4个中断源，这4个中断源D1、D2、D3、D4的中断优先级从高到低分别是1级、2级、3级和4级。当4个中断源同时申请中断服务时，如果要求处理机响应中断服务请求和实际为各中断源服务的先后次序均为D1、D2、D3、D4，请为这4个中断源设置中断屏蔽码。五、分析题（本题共2小题，每小题10分，共20分）1、叙述CPU响应中断的条件，响应中断的过程，及中断处理的一般过程。2、针对程序控制、中断和DMA三种输入输出方式，回答下列问题：（1）哪些输入输出方式可以为高速外部设备服务？（2）如果需要处理例外事件（如电源掉电），应该采用哪些输入输出方式？（3）为了使CPU运行用户程序与外部设备的输入输出工作并行进行，可以采用哪几种输入输出方式？附：参考答案：一、单项选择题（本题共10小题，每小题2分，共20分）1、D2、A3、A4、D5、B6、C7、C8、B9、A10、A二、填空题（本题共5小题，每空1分，共10分）1、数据、信息2、功能特性，时间特性3、软件轮询、硬件判优 4、程序中断输入输出接口、直接存储器存取(DMA)接口5、单向总线、双向总线三、名词解释（本题共3小题，每小题5分，共15分）1、当出现来自系统外部，机器内部，甚至处理机本身的任何例外的，或者虽然是事先安排的，但出现在现行程序的什么地方是事先不知道的事件时，CPU暂停执行现行程序，转去处理这些事件，等处理完成之后，CPU自动返回到原来的程序继续执行。2、总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。3、异步通信方式利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送的方式称作异步通信方式。四、简答题（本题共5小题，每小题7分，共35分）1、答：（1）不正确（2）不正确2、答：CPU暂停方式，CPU周期窃取方式，直接存储器访问工作方式。3、答：定时和通信；总线请求和仲裁；控制操作；提供格式转换；数据格式转换；记录状态信息；数据传送控制；中断请求和响应。4、答：输入输出接口是连接外设和主机的一个“桥梁”，因此它和外设侧、主机侧各有一个接口。I/O接口的职能有五个方面：数据缓冲；错误或状态检测；控制和定时；数据格式转换；与主机和设备通信。5、答：D1、D2、D3、D4这4个中断源设置中断屏蔽码如下表：中断源中断优先级 中断屏蔽码D1 D2 D3 D4 D11（最高）x 1 1 1D22级x x 1 1D33级x x x 1D44（最低）x x x x五、分析题（本题共2小题，每小题10分，共20分）1、答：响应中断条件:（1）有中断请求（2）中断允许（3）一条指令执行完毕响应中断过程: （1）关中断（2）将PC和PSW压入中断（3）将中断程序首地址送入堆栈中断处理过程: （1）保护现场 （2）保护原屏蔽码 （3）开中断 （4）处理内容 （5）关中断 （6）恢复原屏蔽码 （7）恢复现场 （8）返回原程序2、答：（1）只有DMA输入输出方式能够为高速外部设备服务。（2）只有中断输入输出方式能够处理例外事件。（3）为了使CPU运行用户程序与外部设备的输入输出工作并行进行，可以采用中断输入输出方式，或DMA输入输出方式。如果是高速外部设备，应该采用DMA方式，如果是低速外部设备，应该采用中断方式。