电子技术及应用第10章.ppt

,第10章时序数字电路,各种触发器电路、符号及逻辑关系,本章主要内容：,返回,前进,寄存器、计数器等,10.1.1基本RS触发器,1电路,由两只与非门构成。电路及逻辑符号如图,2逻辑功能（工作情况）,由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有:,保持原状态不变。,禁止输入！逻辑混乱。,3工作状态表及简单工作表,4工作波形举例,5电路特点,电路简单，但状态不易控制，变化无规律，还存在状态不定情况。,10.1.2同步RS触发器,1电路,由两只基本RS触发器构成。电路及逻辑符号如图,触发器状态受时钟脉冲信号CP控制，变化有规律。,2逻辑功能（工作情况）,（2）CP=1，状态可能变化。是否变化由R、S决定。,3特征方程,特征方程：Qn+1=Sn+RnQn,约束条件：SnRn=0,4工作波形举例,5状态空翻,空翻现象应避免。,6电路特点,电路较简单，状态易控制，变化有规律，但存在空翻现象及状态不定情况。,10.1.3主从RS触发器,1电路,由两个同步RS触发器(一个作为主触发器，另一个作为从触发器)加一个非门组成。,CP=1期间，主触发器可以触发翻转，有确定的状态。从触发器保持状态不变。从而触发器状态不变。不存在空翻问题。,2逻辑功能（工作情况）,（1）在CP由0到1时刻（CP后沿），从触发器可以触发翻转，状态由此时主触发器状态（即此时的R、S）决定,逻辑状态与同步RS触发器相同。,（2）CP=0期间，主触发器保持状态不变，从而触发器也保持状态不变。也不存在空翻问题。,3带预置端主从RS触发器,3带预置端主从RS触发器,初始态置好后，预置端均应保持高电平，否则触发器一直处于预置的1态或0态而不能触发工作。,但仍存在状态不定的问题。,10.1.4主从JK触发器,2逻辑功能（工作情况）,CP=0状态不变，CP=1状态翻转（由此时J、K决定）。电路属后沿触发。,解决了状态不定现象。,也有前沿翻转的JK触发器。,3工作波形举例,也有前沿翻转的JK触发器。,10.1.5主从D触发器,属前沿触发工作方式。,10.1.6T触发器,也称计数触发器。逻辑关系：T来一个脉冲，输出翻转一次。有前沿、后沿两种触发工作方式。,10.1.7几种触发器的转换,1.JK触发器转成D触发器,1.JK触发器转成T触发器,10.2.1寄存器（Register）,用来存放数据。是计算机和其他数字系统中用来存放代码或数据的部件。,触发器可存放1位二进制数，寄存器则是将多个触发器联接起来，以存放多位二进制数据。因为计算机等存储器内部存储的都是一系列二进制数实为各种符号（如字母、数字、汉字等）的代码。,1寄存器的分类,根据工作情况，分为数码寄存器和移位寄存器两大类。前者写入数据时多位数据同时存入寄存器，而后者则可以一位一位存入，且数据可以左右移动。寄存器工作时，数据可以串行写入（输入）/并行写入，串行读出（输出）/并行读出。因此，寄存器有并行输入并行输出、并行输入串行输出、串行输入并行输出、串行输入串行输出四种等工作方式。,2数码寄存器,四位数码寄存器由四个D触发器构成（也可由其他触发器构成）。,待存数据自A3A2A1A0端写入，寄存控制端的高脉冲控制寄存器完成寄存工作单拍寄存。,新数据寄存时。无论原寄存器中是否存有数据，新数据均将其冲走。A3A2A1A0撤去后，数据仍存储在寄存器中，可由Q3Q2Q1Q0端读出所存储的数据。,这种工作方式属于并行输入并行输出方式。,4位集成寄存器74LS175如图所示：,3移位寄存器,数据采用串行输入，用4拍来寄存。,（1）左移寄存器,首先清零。4位待存数据由“串行输入”端分别做4次单数据输入，每次输入进行一次寄存（共来4个高脉冲），则该数据向左移动。共进行4次移位寄存（数据向左移动4次），完成4位数据的寄存。,工作波形图：,读数时可采取并行输出及串行输出两种方式。,（2）右移寄存器,将左移寄存器反过来联接即可。,读数时同样可采取并行输出及串行输出两种方式。,（3）双向移位寄存器（可逆移位寄存器）,可方便地进行左移、右移及数码寄存（不移）工作。,S=0，为左移寄存方式，S=1，为右移寄存方式。,（4）循环寄存器,有时要求在移位过程中数据不要丢失，仍然保持在寄存器中，这只需将移位寄存器最高位的输出与最低位的输入连起来即可，由此构成循环寄存器。,利用4位寄存器构成8位、16为、32位寄存器。,（4）寄存器有关问题,利用移位寄存器还可实现二进制数的乘除法运算：左移一次就对所存储数进行了一次乘2运算；右移一次就对所存储数进行了一次除2运算；,计算机存储单元,英文字母等256个常用字符，每个字符占用1B（1个存储单元8位寄存器），1个汉字占用2B。8位寄存器是各种计算机存储单元的一个基本单位字节byte，也叫1个基本存储单元。还有较大存储单1byte=8bit1K(Kilo)=1024byte1M(Million)=1024K1G(Giga)=1024M注：1024=210,计算机内部运算,计算机中的加、减、乘、除等运算都是利用寄存器、加法器等进行的。如示意图。其中，减法实际上是补码相加，而乘法则是多次相加，除法则是多次相减。,10.3计数器,计数器是可以记录输入时钟脉冲的个数的电路。,计数器不仅可以计数，还可以计时、分频等。几乎在所有数字电路中都要用到。计数器由若干个触发器（多为JK触发器）构成。,1计数器分类,（1）按工作方式来分,同步计数器：所有触发器在时钟脉冲作用下同时（同步）工作。异步计数器：所有触发器在时钟脉冲作用下不同时（异步）工作。,（2）按计数增减来分,加（法）计数器：计数逐渐递增。减（法）计数器：计数逐渐递减。,（3）按计数进制来分,二进制计数器、十进制计数器、其他进制计数器。,2异步二进制计数器（模2n）,（1）异步二进制加法计数器,工作情况：,J0=K0=1、CP0=N，J1=K1=1、CP1=Q0，J2=K2=1、CP2=Q1,工作时首先必须清零。,由于Ji=Ki=1，FFi的状态在CPi的每一个后沿均翻转。首先FF0工作，之后FF0引起FF1工作，再之后FF1引起FF2工作，最后FF2引起FF3工作。属异步工作方式。,工作波形图及工作状态表,0000,1001,2010,3011,4100,5101,6110,7111,8000,9001,该计数器只能计8（23）个数（07），且计数按加法进行。属模2n计数器（模8）。,（2）异步二进制减法计数器,工作情况(工作时首先必须清零),工作波形图及工作状态表,0000,1111,2110,3101,4100,5011,6010,7001,8000,9111,该计数器只能计8个数（模2n），且计数按减法进行。,（3）异步加减可逆计数器,控制端X=0为减法计数、X=1为加法计数。,3同步模2n计数器,（1）同步模8加法计数器,J0=K0=1，CP0=N，J1=K1=Q0，CP1=N，J2=K2=Q0Q1，CP2=N，由于CP0=CP1=CP2=CP3=N，则在计数脉冲N后沿，所有触发器状态均可能翻转，但FF0每次都要翻转，FF1、FF2翻转的条件是其所有低位触发器的状态均位1态（Q=1），使得Ji=Ki=1。,（1）同步模8加法计数器,工作波形图及计数状态表,0000,1001,2010,3011,4100,5101,6110,7111,8000,9001,（3）同步加减可逆计数器,0000,1111,2110,3101,4100,5011,6010,7001,8000,9111,（2）同步模8减法计数器,X=1，为加法计数器，X=0，为减法计数器。,4模非2n计数器,该计数器为同步模非2n（模5）加法计数器。,0000,1001,2010,3011,4100,5000,5十进制计数器,也属于模非2n计数器,不过所计数是10个8421BCD码故称为十进制计数器。,（1）同步十进制加计数器,工作波形图及计数状态表,00000,10001,20010,30011,40100,50101,60110,70111,81000,91001,100000,110001,FF0在N后沿每次都翻转，FF1在Q0的后沿Q3=0时翻转、Q3=1时状态为0，FF2在Q1的后沿每次都翻转，FF3在Q0的后沿Q1Q2=1时翻转、Q1Q2=0时状态为0。工作波形图及计数状态表与同步计数器相同。,（2）异步十进制加计数器,6集成计数器,如图所示T4290芯片，使用时将CP0作为时钟端、CP1必须接Q0。最多可计10个数，并且，适当控制置9端S91、S92和置0端R01、R02（这4个端口不受时钟的影响），可构成模M10的计数器，而且，多个芯片相联可构成任意进制计数器。,（1）集成计数器T4290,（2）用T4290构成8进制计数器,（3）用T4290构成60进制计数器,采用2片T4290相联。个位联成十进制计数器，十位联成六进制计数器。,