N计算机硬件技术基础第2章.ppt

上课公用信息邮箱：上面有讲课PPT,Email:tju101Password:tju101tju101,第2章微处理器,2.1节微处理器的基本知识,一、微处理器的发展历程（书上P26）1.Intel公司的CPU是主流。2.字长：4位、8位、16位、32位和64位,二、微处理器的组成,1.控制器指令寄存器指令译玛器时序和逻辑控制单元主要功能就是取出指令，分析执行，并对个主要部件进行运行控制。注：程序计数器PC是记录了当前执行位置小部件。,2.运算器(ArithmeticLogicUnit)用于算术逻辑运算。算术运算用于处理数字，逻辑运算用于处理字符。3.寄存器：主要用于临时存放程序运行的各种中间数据。分为两大类。,第一类用户不可以访问的寄存器称为内部专用寄存器。对用户透明的。例如：指令寄存器，专门用于存放取出的指令。它在内部工作，用户不可干预。第二类是用户可以访问寄存器主要是通过编程来使用这些寄存器，又称,为可编程寄存器。以Intel的8086CPU为例这些可编程寄存器还可以分为三大组。a.通用寄存器组。可以存放任何类型的临时数据。其中部分寄存器在乘除运算充当关键角色。,b.地址寄存器除了可以存放临时数据，其中部分寄存器可以存放地址用于指令的寻址操作。c.标志寄存器（FlagRegister)用于保存程序的各种运行状态。（例：溢出）又称为ProgramStatusWord，状态寄存器。,注：8086CPU一共有14个用户可访问的寄存器。,三、8086CPU的内部结构,1.从功能上分为两个部件。执行单元（ExecutingUnit)主要指令的分析，运算执行。总线接口单元(BusInterfaceUnit)主要负责与外部进行数据交换。详见：P29图2.18086CPU内部结构框图,四、微处理器的工作模式,8086/8088的硬件工作模式这是指硬件工作模式。由引脚跳线决定。最小模式：单CPU模式最大模式：多CPU模式。注：多CPU模式主要是用来增加协处理器,2.8086及以上的软件工作模式,8086只有实模式80286有实模式和保护模式两种80386有实模式、保护模式和虚拟86三种注：引进不同模式主要是CPU构造特别是地址线引脚数量的变化。模式用软件切换。,补充：8086与8088区别,外部数据总线宽度。a.808616位数据总线宽：D15D0b.80888位数据总线宽：D7D0总线接口单元BIU中指令队列长度不同。a.80866字节b.80884字节,五、微处理器的指令系统,1.定义指令就是指控制计算机执行某种操作的命令，也称为机器指令。我们将一台计算机中所有机器指令的集合，称为这台计算机的指令系统。,2.指令助记符。.最早的指令用二进制代码来表示。.后来用简单的英文缩写来表示。注：两者之间的关系，类似于Internet的IP地址和域名关系。,3.指令操作码和操作数,指令有一个操作码和若干个操作数组成。例如：ADDAX,1234H.操作码表示完成的动作功能。用助记符表示。这里ADD表示做加法。.操作数表示动作的对象。这里有两个,(a)源操作数：1234H只提供参与运算的数据来源(b)目的操作数：AX目的操作数除了参与运算以外，还负责保存运算结果。AX+1234AX（目的操作数）,4.指令的分类（详细见书上P31-P35,数据传送指令算术运算指令逻辑运算和移位指令字符串操作指令控制转移指令处理器控制指令,六、微处理器的转接口(Socket),1.Socket370奔腾(P3)2.Socket478奔腾(P4)3.LGA775（SocketT）P4，P4EE，CeleronD4.LGA1156（SocketH）Core，Core2,2.2节微处理器技术,一、流水线技术.指令流水线（InstructionsPipeline）将指令的执行过程分为可独立执行的多个子过程，各个子过程都可以在一个专门的操作部件上完成，各个部件可以同时工作。（并行概念）.指令流水线结构图（P41图2.13),早期的CPU指令的顺序执行,重叠进行的取指令和执行操作,二、动态执行技术,指提高并行处理能力的一系列技术总称。.乱序执行（out-of-orderexecution）是指CPU允许将多条指令不按程序规定的顺序，而是按系统实际情况。分开发送给各相应电路单元处理的技术。它将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后重新将各执行单元结果按指令顺序重新排列。（注：这和考试中先做会做的题目极其相似）,2.分枝预测和推测执行技术,分支预测（BranchPrediction)指在指令结果出来前预测指令是否产生分支转移。推测执行(SpeculationExecution)指在分支预测后，进行的推测执行。注：预测执行的本质是避免流水线空闲。假如预测错误，需要额外几个时钟周期刷新流水线。,三、多内核技术,多内核是指在一枚处理器中集成两个或多个完整的计算核心注1：实际上不是想象中的把多个核心封装在一起那么简单。因为这多个核心之间要交换信息，而不是完全相互独立隔绝的。这就涉及到最致命的内部总线公用问题。,四、多媒体和超线程技术,1.MMX技术(MultiMediaExtension)针对windows图形界面的兴起，增加了57条多媒体指令。其关键技术是单指令多数据。适合处理图形的填充处理。,2、SSE技术,单指令多数据的扩展。（StreamingSingleinstructionmultipledata-Extensions)在MMX基础上增加了70条指令。增加了指令用于图形图像处理的浮点运算操作。主要是为了3D动画。,使得多媒体信号的软件解压缩码成为可能。注：在这个之前，处理声音、视频信号都需要硬件来完成的。SSE2,SSE3和SSE4,3.超线程技术,定义：是一种利用特殊的硬件技术，将物理处理器分成逻辑处理器单元的技术。一个物理处理器，虚拟成两个处理内核。又称为逻辑双核处理器。,进程与线程。a.进程：当多个任务共同执行时，一个程序按多任务进行组织。系统要为不同任务生成一个程序的多个拷贝。使得这些任务得以并行执行，这些任务的拷贝就是进程。,注1：进程是同一程序的不同体现，并且能并发执行。各进程间的指令是独立的。注2.进程是计算机系统中分配和管理资源的单位。注3.进程的特征书上P45,注4：每个进程都可以对系统资源（CPU，MEM，IO）等支配。仿佛是独占的，称为进程虚拟机。,b.线程,注1.进程内的基本调度和分配单位。它是指可以和其他进程共享的资源。（Active概念）注2：线程是进程共享的资源。原来是采用分时轮流使用的方式。,.超线程(Hyper-Threading),a.超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高CPU的运行效率。b.超线程改变了线程分享概念，仿佛是独占了一个线程（CPU资源）。（逻辑独占）,c.超线程技术理论上，在一个CPU内部可以像两颗CPU一样在同一时间执行两个线程，P4处理器需要多加入一个LogicalCPUPointer（逻辑处理单元指针）。因此新的P4超线程die的面积比老的P4增大了5%。而其余部分如ALU（整数运算单元）、FPU（浮点运算单元）、L2Cache（二级缓存）则保持不变，这些部分是被分享的。,d.虽然采用超线程技术能同时执行两个线程，但它并不象两个真正的CPU那样，每个CPU都具有独立的资源。当两个线程要同时需要某些共享的资源时，其中一个还是要暂停，并让出资源，直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。,五、RISC技术,1.复杂指令集计算CISC（ComplexInstructionSetComputing）在CISC微处理器中，指令数量很多，编程很方便。几乎每种想要的操作都有现成的指令可供使用。一般的指令系统都有几百条指令。,CISC特点,a.指令代码长短不一致。执行时间周期也不一样。b.程序设计方便，相对比较短小，功能强大。c.在80%的工作情况下，只使用其中20%的指令。只在20%的情况下，才使用其余80%的指令。注：多流水线的出现，这个大小不一成了问题。,.精简指令集计算RISC,(ReducedInstructionSetComputing)只使用占20%的使用率达80%的常用指令。精简其余80%的不常用指令。硬件简化，优化。(IntelCPU不是完全RISC),3、RISC技术要点,精简了指令数目。用多条指令完成复杂指令的功能。统一指令的长度简化的译码，便于流水线操作。增加了寄存器数量简化了指令寻找操作数的寻址方式。,优化了指令流水线技术。指令结构简单，指令长度固定，寻址方式简单，执行时间一致，为优化指令的流水线结构提供了可能。注：常用的IntelCPU不是纯RISC。,补充：PowerPC,1.IBM公司在MCA结构的PS/2系统失败后。被迫退出PC市场后，1991年再和Apple、Motorola结盟。2.Motorola生产的采用RISC结构的CPU，用于和奔腾竞争。3.技术上先进。市场很失败的东西。,4.目前在中档以上服务器中普遍采用RISC指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。5.RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。6.RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。,7.目前在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。,2.3节典型微处理器,一、Intel微处理器二、AMD微处理器,2.4节CPU的编号识别与性能测试,