MCS-51单片机的系统扩展.ppt

第9章MCS-51单片机的系统扩展,本章要点：系统总线及构造程序存储器的扩展数据存储器的扩展并口的简单扩展8155的接口设计本章难点：存储器的读写时序,9.1系统总线及总线构造9.1.1系统总线的概念,系统总线是指连接单片机扩展系统内各部件，用于相互传送数据信息、地址信息和控制信息的一组标准的公共信息传输线，采用并行结构。将所有的信息传输线按照功能分成：用于单向传输地址信息的地址总线AB用于双向传输数据信息的数据总线DB和用于传输控制信息的控制总线CB。,9.1.2系统总线的构造方法,1构造的概念所谓系统总线的构造，是指将单片机的I/O口线改造成为AB、DB、CB的过程。2系统总线的构造方法典型的系统总线构造如图9-1所示。,（1）数据总线DB：采用P0口的8根口线直接构造8位数据总线D0D7。由于P0口是低8位地址线和8位数据线的复用口，所以单片机采用ALE引脚输出低电平来表示P0口线上传送的是数据信息。在扩展时，所构造的8位数据总线D0D7可直接连接扩展部件的数据线。（2）地址总线AB：采用P0口的8根口线和ALE引脚、外加1个8位锁存器构造地址总线的低8位A0A7。当ALE为高电平时，P0口向外接锁存器输出低8位地址，并利用ALE的下降沿将P0口送出的低8位地址锁存在外接的地址锁存器中，地址锁存器的输出信息为地址总线的低8位，可直接连接扩展部件的低位地址线。,采用P2口的8根口线直接构造地址总线的高8位A7A15，用于传送地址信息的高8位，可直接与扩展部件的高位地址线相接，或作为译码部件的输入来形成各扩展部件的片选信号。（3）控制总线CB：采用单片机提供的独立控制信号线和P3口的部分第二功能口线构成。,9.2程序存储器的扩展9.2.1外部程序存储器的操作时序,MCS-51系列单片机扩展外部程序存储器的硬件电路如图9-2所示。,相应的单片机时序图如图9-3所示。,9.2.2地址锁存器及EPROM、EEPROM芯片介绍1地址锁存器,地址锁存器可使用带有三态缓冲输出的8D74LS373或8282，也可以使用带清除端的8D74LS273等。图9-4为几种常用的地址锁存器的管脚图。,2采用EPROM扩展单片机的程序存储器,EPROM是电可写，光可擦的只读存储器，以前常用作MCS-51系列单片机的外部程序存储器，常见的是Intel27系列产品，按存储容量不同有多种型号，如：2716(2K8位)、2732(4K8位)、2764(8Kx8位)，27128(16K8位)，27256(32K8位)，27512(64K8位)等。由于这种程序存储器需要通过紫外线照射才能把内部的信息擦除，因而给应用带来了很大的不便。随着技术的发展，现在这种存储器基本已经淘汰，而代替它们的是型号中间带C的CMOS电可擦除程序存储器。如：27C64，27C128，27C256，27C512等。下面以27C64为例，介绍其引脚及应用。,27C64是一种8K8位的电可擦除只读存储器，其工作电压为+5V，存取时间为120ns，容量为64K位，动作电流为20mA。常用的27C64为28脚PID（双列直插）封装，管脚分布如图9-6所示，NC表示该管脚不用。,图9-727C64与单片机的连接图,3采用EEPROM扩展单片机的程序存储器,常用的EEPROM芯片是Intel28系列，如：2816，2817A，28C16，28C17，28C64等。下面以28C17为例对EEPROM作为外扩程序存储器的应用进行说明。,当用28C17作为外部程序存储器时，其RDY/脚和脚可不用,图9-9单片机与EEPROM28C17的连接图,9.3数据存储器的扩展,MCS-51系列单片机内部有128字节的RAM存储器，CPU对RAM也提供有丰富的操作指令，但是在相当多的情况下128字节是不够用的，比如单片机用于实时的数据采集与处理时，这时就需要利用单片机的扩展功能来扩展外部数据存储器。可扩展的最大容量为64KB。RAM有DRAM（动态存储器）和SRAM（静态存储器）。动态存储器需要定时刷新（充电），在单片机扩展时一般不采用，而用SRAM扩展时电路简单，所以经常被采用。,9.3.1外部数据存储器的操作时序,单片机片外扩展RAM时，应将单片机的WR与RAM芯片的WE管脚相连，RD与RAM芯片的OE相连。ALE信号的作用与单片机片外扩展EPROM时的作用相同，即锁存低8位地址。如图9-10所示为单片机片外数据存储器的读时序：,如图9-11所示为单片机片外数据存储器的写时序。,9.3.2常用的单片机外部数据存储器,常用的SRAM芯片有：6116（2K8）、6264（8K8）、62256（32K8位）、62512（64K8）等多种，图9-l2为6116的管脚图。,图9-136116与单片机的连接图,9.4并行I/O端口的扩展9.4.1并行I/0端口扩展概述,常用的MCS-51单片机扩展并行I/O端口的方法有以下三种：（1）采用TTL或CMOS系列的三态门电路或锁存器电路芯片进行扩展，如74LS373、377、244、245等。（2）利用串行口的工作方式0进行扩展，如74LS164、165移位寄存器芯片（上一章已讲述）。（3）利用可编程并行接口芯片进行扩展，如8255、8155、8156、87C59PE等。本节重点介绍方法1和方法3。,9.4.2用数据总线和中小规模集成电路扩展I/O口,在MCS-51单片机应用系统中，采用TTL或CMOS（中规模集成电路）锁存器、三态门等,通过P0口常常可以构成各种类型的简单I/O口。这种I/O口一般都是通过P0口扩展，具有电路简单、成本低、配置灵活方便，故在单片机应用系统中被广泛采用。由于P0口是数据总线口，通过P0口扩展I/O口时，P0口只能分时使用，故输出时，接口电路应有锁存功能；输入时，视输入数据是常态还是暂态的不同，接口电路应能三态缓冲或锁存选通等。数据的输入、输出用读/写信号控制。,1用锁存器74LS377扩展简单的8位输出口74LS377是一个有“使能”控制端的8D触发器，它的功能特性如图9-14所示。当它的接收端为低电平且时钟CLK端电平正跳（上升沿）时，D0D7端的数据被打入到8D触发器中。,图9-1574LS377与MCS-51的连接图,图9-15所示的系统中既有外部8KB的EEPROM，又有两片74LS377作为并行输出口，这里采用线选法。当P2.5为低电平时选中74LS377（1），P2.6为低电平时选中74lS377（2）。所以，74LS377（1）地址为0DFFFH，74LS377（2）地址为0BFFFH。74LS377的CLK接到单片机的，当CPU执行一条写指令时，由高电平变为低电平，指令执行完以后，由低电平变为高电平，此时D0D7的数据打入74LS377。,程序如下：MOVDPTR，#0DFFH；74LS377（1）的地址MOVA，#DATA；将数据DATA写入74LS377（1）MOVXDPTR，A,2用三态门74LS244扩展并行输入口,其程序如下：MOVDPTR，#0BFFFH；指向74LS244的口地址MOVXA，DPTR；读入数据SETBP2.6；关闭或门,3.用74LS245扩展并行输入口74LS245是种三态输出的8总线双向收发器（驱动器），无锁存功能。这种电路可以将8位数据从A端传送到B端，也可从B端传送到A端（由方向控制DIR信号电平而定），也可禁止传输（由使能信号控制）。74LS245功能特性如图9-18所示。,图9-19是MCS-51和74LS245的一种接口逻辑。图中将74LS245的A端接MCS-51的P0口，MCS-51的P2.7接74LS245的使能端，所以这片74LS245的地址为7FFFH。74LS245的方向控制DIR端接MCS-51的。根据74LS245的特性表可容易地编写出读74CS245的程序。,程序如下：MOVDPTR，#7FFFH；74LS245的口地址，使为“0”MOVXA，DPTR；读指令，使DIR为“0”,9.4.3用可编程的并行I/O接口芯片扩展1可编程I/O扩展概述在上一小节讲述的是使用中小规模集成电路实现简单的I/O接口扩展，适用于简单的无条件传送方式。当系统使用一些较复杂的传送方式（如中断传送方式）来提高系统的传送效率时就需要采用可编程的接口芯片来实现复杂的I/O接口扩展。常用的可编程接口芯片有8155、8255等，该类芯片均为Intel系列的外围接口芯片，它们的显著特点是工作方式的确定可由软件初始化程序灵活实现和改变，并且其引脚能方便地与51系列单片机兼容相连，具有较强的通用性。下面仅介绍一种既含数据存储器又含I/O口和定时功能的接口芯片8155。,2可编程并行接口芯片81558155是Intel公司生产的一种复合型的可编程并行I/O接口芯片，其内部有:三个可编程的并行I/O口（A口、B口为8位；C口为6位）一个可编程的14位定时/计数器（减1计数）一个8位的地址锁存器和256B的RAM组成。外部为40个引脚的DIP封装，采用Intel80/85总线标准，能方便地与51系列单片机系统总线相连。8155的引脚及内部逻辑结构框图如图9-20所示。,（1）各引脚功能1）AD7AD0：8位地址/数据复用总线。利用ALE的下降沿将单片机P0口送出的低8位地址信号通过AD0AD7锁存到8155内部的地址锁存器中。因此，单片机P0口输出的低8位地址信号不需要外接锁存器。2）ALE：地址锁存信号。除利用其下降沿进行AD7AD0的地址锁存控制外，还用于把和IO/等信号的状态锁存。,