简易频率计设计(数电课设)

简易频率计设计1、设计目的综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。2、设计任务设计一简易频率计，要求如下：（ 1）频率测量范围：099Hz（2）输入电压幅度：300mL 5v（ 3） 输入信号波形：方波、 正弦波、三角波等周期信号（ 4）显示位数：2 位3、设计要求（ 1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（ 2） 选择常用的电器元件 （说明电器元件选择的过程和依据） ；（ 3）对设计的电路进行仿真，验证各性能指标；（ 4） 按照规范要求， 按时提交课程设计报告， 并完成答1 / 29辩。4、参考资料（ l ） 李立主编 . 电工学实验指导 . 北京：高等教育出版社， 2005（ 2） 高吉祥主编 . 电子技术基础实验与课程设计. 北京：电子工业出版社， 2004（ 3） 谢云等编著 . 现代电子技术实践课程指导 . 北京：机械工业出版社， 2003目录一、设计方案的选择（原理） 4二、电路设计计算与分析 51 .单元模块的设计 5（ 1）整形电路 5（ 2）时基电路 6（ 3）计数电路 8（ 4）锁存电路 9（ 5）译码显示电路 92. 电路中集成器件 10 1） 1）555 定时器 11 2） 74HC16012 3） 3）74HC37313 4） 74LS48 133. 电路参数分析 15三、总结及心得 16四、附录： 17五、参考文献 19一、设计方案的选择（原理）运用 555 定时器构成的多谐振荡器电路，使其产生时钟脉冲，即为有一定频率或周期的方波信号，再使用一个 555 定时器构成的施密特电路对待测波形进行调整，无论待测信号为方波、三角波还是正弦波都可以调成同一周期的方波信号，然后用一个与门将两个555 产生的不同方波连接起来再与两个计数器连接，目的是为了当计数器在多谐震荡器输出一秒的高电平的情况下使计数器正确计数一秒内待测信号的高电平出现数目。计数器的输出连接一个锁存器，能将所需数字即待测信号的频率正确锁定，最后是译码器和七段显示器，显示出正确的频率。如果一次循环结束，将电源断开即计数结束。方案的原理如图1.1所示：显示器I-译码电图1.1 设计方案的方框图二、电路设计计算与分析1 .单元模块的设计(1)整形电路此电路是主要是为了便于计数电路的计数，将方波、正弦波、三角波等周期信号都转化为相同频率的方波。通过555定时器构成的施密特触发器完成对被测信号波形进行处理的功能。设计整形电路如图2.11 (1)所示:VCC图2.11 555定时器构成的施密特触发器在施密特触发器对待测信号进行处理同时，当输入 的信号到达触发器中时，输出的初始状态为低电平，当 输入的信号接近Vcc时，输出状态由低电平翻转为高电 平，当输入信号继续增加到Vcc时，输出状态在再由高电 平翻转为低电平，经过多次循环，形成了相同周期的方 波信号。因此，对该方波信号的频率进行测量就是对待 测信号频率的测量。将待测的信号输入到计数电路之前，需要对时基电6 / 29路和待测信号相与之后的信号进行处理。当时基电路为 低电平时，计数器电路不计数，当时基电路为高电平时, 计数器电路计数，则需要在计数器的时钟输入之前将时 基信号和待测信号相与，则就满足相应的逻辑功能。待测信号仿真波形如图：图2.11(2)待测信号波形(正弦波)整形后的波形如图:4 Channel Osci I loscope-XSCl图2.11(3) 经整形的波形(2)时基电路此电路是产生一秒的时钟脉冲宽度，为整个电路提 供时间脉冲，同时弁控制整个电路的时间信号。本次设 计采用555定时器构成的多谐震荡器来作为电路的时基 电路。555定时器主要是与电阻、电容构成充放电电路，弁由网个比较器来检测电容器上的电压，以确定输出电平的 高低和放电开关管的通断。这就很方便地构成从微秒到 散十分钟的延时电路。|下图2.12 (1)为时基电路图：5VcVCU58c cVIRH TT s RR TsDN o ck34v011mFU4 *0.01uF0GND1 LM555CM图2.12(1)时基电路时基电路输出信号波形如图所示:4 Channel Oscilloscope-XSCl图2.12 (2) 时基电路输出波形(3)计数电路由于设计要求显示出 099Hz的周期信号的频率， 所以计数电路必须是100进制的加法计数电路。选用两 片74HC160的级联来满足该设计要求。将 555多谐振荡 电路和555施密特触发器相与产生的的方波脉冲信号送 入74HC160的CLK端(计数信号输入端)，这样74HC160 的进位信号输出端 RCO将原来的信号变成进位信号输 出。当一秒的时钟脉冲结束后，计数器也停止计数。计 数电路如图2.13所示：接使能控制电路输出接计数信号10AB C DLOAD CLRENPENT34-1接译码电路的个位输入 接译码电路的十位输入615715RCORCO10C CLK74HC160D 6VQAQBQCQDABCD-LOAD CLRENPENTQAQBQCQD2 9-01413121114131211974HC160D 6VVCCVCC5V图2.13计数电路本部分电路中用到了 74HC160集成芯片,这种芯片 是由CMO的成，能够高速实现相应的逻辑功能。74HC160 是十进制加法计数器，当在低位芯片计数到9时，将会产生进位信号，此时低位 RCOg的输出为高电平。将低 位RCOg与高位片白使能端（ET、ER）相连，这样就可 以在低位片由低位片 RCOg输出的上升沿时开始计数。由于输入的是同步时钟信号，在低位片的 RCOS再次出现上升（即低位片再次出现进位信号）前，高位片不会计数。再将各位输出的4位二进制代码输入译码电路中进行译码，最后在由数码管显示(4)锁存电路本部分电路是由74HC373集成芯片组成，能够有效 的实现它的逻辑功能。在一秒时钟脉冲结束后，计数电 路正常计数，译码显示出相应的频率数据，74HC373能够锁存这个数据，方便实际使用，而且在锁存过程中，不能中途对其锁存。设计的锁存电路图如图2.14所示:出输路电数计接D触发器 电路的输出1D1Q2D2Q3D3Q4D4Q5D5Q6D6Q7D7Q8D8QOCENGU12574HC373N 6V1215 皿/ _19_ 33.4_之13一147译码器输入图 2.14锁存电路(5)译码显示电路本部分电路中7448是将输入的4为二进制代码译为数码管所需要的电平信号，这种译码器有4个输入端，10个输出端，弁且使低电平有效。设计的电路如图2.15(1)所示。4 二 Z- ： iZ r -图 2.15 (1)译码显示电路数码管输出数据如图所示:图2.15 (2)数码管输出数据2 .电路中集成器件(1) 555定时器555定时器是一种运用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构 成多谐振荡器，单稳态触发器，施密特触发器等电路，具 中多谐振荡器和单稳态触发器能够产生一定周期的脉冲 波形，而施密特触发器则可以将不是方波信号转变为方波 信号。因而广泛使用于信号的产生、变换、控制和检测。KOLTTTK 0S CL图2.21 555定时器的组成图和引脚图555定时器作为一种常用器件，在此对其管脚做简单的 介绍。1端和8端分别接直流电源 VCCffi地，2、6端为触 发端，2端为低电平触发，6端为高电平触发，5端为外加 电源控制端，7端为放电端，通常接电容，3端为输出端。 它的主要功能取决于比较器，比较器的输出控制RS触发器和放电BJT中T的状态。R为复位输入端，当 R为低电 平时，不管其他输入端状态如何，输出Vo为低电平。因此正常工作时，应将其接高电平。(2) 74HC16074HC160功能表如下：表2.22 计数器74HC160功能表15 / 29CPCRCTCTTLDD0DD2D3QQQQ3XLXXXXXXXLLLLXHHLHXXXX禁止计数和进 位X 1HLHHXXq歹禁止计数XHLLHXXxX禁止计数和进 位THXXLdodid2d3dodid2d3HHHHXXpq加计数输入输出计数器74HC160弓I脚图如下:图 2.2274HC160弓I脚图(3) 74HC373在设计过程中，当一秒脉冲时钟结束后，使用一个74HC373集成块对待测信号频率进行锁存。图 2.23为74HC373集成块的引脚图：- DOQ0- D1Q1D2- D3A Q3D4骁Q4 D5)Q5- D6 -Q7OFLE图2.23 74HC373 引脚图由引脚图可以看出，D1D8为数据输入端，Q1Q8 为数据输出端，LE为接电源Vcc o(4) 74LS4874LS48集成块常用译码器，它常用与计算机中对存储器单元地址的译码，即将每一个地址转换成一个有效信号，从而选中对应的单元。图 2.24为74LS48的弓I脚图:lt-rbidK-r的1寸小OPBBI图2.24 74LS48 的引脚图7448七段显示译码器输出高电平有效，用以驱动共 阴极显示器。该集成显示译码器设有多个辅助控制端， 以增强的功能。它有3个辅助控制端LT、RBI、BI/RBI , 分别简要说明一下： .灭灯输入BI/RBOBI/RBI是特殊的控制端，有时作为输入，有时作为 输出。当BI/RBI作为输入使用且BI/RBI为逻辑0时， 无论其他输入端是什么电平，所有各段输出a-g均为0, 所以字形熄灭。 .测试输入LT当LT为逻辑0时，BI/RBO是输出端，且RBOJ逻辑 1， 此时不管其他输入端是什么状态， 所有各端输出 a-g 均为 1，显示字形8 。该输入端常用检查7448 本身及显示器的好坏。 .动态灭零输入RBI当LT为逻辑1,RBI为逻辑0且输入代码 DCBA=0000 时，各段输出a-g均为低电平，与BCM相应白字形0 熄灭。利用LT为逻辑1与RBI为逻辑0可以实现某一位 0的“消隐”。此时BI/RBO是输出端，且RBC0J逻辑0。 目.动态灭零输入NEIBI/RBO作为输出使用是 4,受控与LT和RBL当LT 为逻辑1且RBI为逻辑0,输入代码DCBA= 0000时，RBO 为逻辑0;若LT为逻辑0或者LT为逻辑1且RBI为逻 辑1,则RBCJ逻辑1。该端主要用于显示多位数字时， 多个译码器之间的连接。3.电路参数分析在时基电路中，我们用到的是由 555定时器构成的多 谐振荡器完成的。在这样的电路中我们需要计算R, R,G, G对应的值。我们需要1秒钟的时钟脉冲宽度，所以 tpH=1S,由公式：tPH =(R R2)C1 ln 2 : 0.7(R1 R2)C1式中，电阻Ri,R2单位为。，电容Ci单位F。令Ci为1mF, 由公式得：Ri+R2/434 Q,则有：Ri =1KQR2 = 434C。因为 电容C2为保护电容，则C2=0.01咛。在信号处理电路中，由于 R为保护电阻，避免 VCC经 过电阻回路到达7端的电流过大，烧坏器件，所以令R1 =1 KQ。在计数电路中，我们选用的是十进制加法计数器 74HC160D通过两片74HC160D勺级联来实现了 100进制 计数器的功能。三、总结及心得这次的设计对我来说是一个难忘的回忆，从开始接到这个题目时，看起来很简单，但是在设计过程中却遇到了很多的困难。作为一名大学生，而且是学电子信息的大学生，设计是我们得基本能力，是考察我们学习水平最简单的测验。这次的设计中，我从一片茫然中慢慢搜索中整理头绪，在图书馆中查阅了大量的资料，同时在网上也寻找了相当资料， 最后在仿真软件中进行仿真，在数十次失败后得到了上面的成果。虽然这最终的成果也不是很完美，存在着一些瑕疵，但是通过这次课程设计我对于数字电子器件的应用更加熟练，也对数字电子计数有了更多的认识。所以，这次课程设计是一次特殊的经历。通过这次的设计， 使我的逻辑思维得到了锻炼。 在构思设计思路的过程中，我设计了几种方案，通过不断的比较、测试，最后得到这个方案，从中明白设计的思路和方案的确定是设计的首要任务，还有查阅资料也是相当重要的一个环节。这次的课程设计使我体会到了理论和实际之间是有差别的， 我们在掌握理论的同时要把理论放到实际中去。有时理论上是正确的电路但是在实际中有可能运行不起 来，所以仅仅掌握理论是不够的。这种对于实践的欠缺 就需要我们利用一些必要的实验去弥补。从设计中，我明白了设计是一个很重要的技能，能自 己设计出符合要求的设计方案是相当考验水平的，所以， 如此重要的技能我们一定要认真学好，弁且在以后的学习 过程中，多锻炼这方面的能力，设计不同的课程题目。为 以后的工作提供最基本的设计能力。四、附录:附录一:元件清单元件名称规格与用途数量74HC160N计数器274LS48D译码器2LM555cM施密特触发器，多谐震荡器21KQ电阻施密特触发器、时基2电路434Q电阻时基电路11mF电容时基电路10.01 电容时基电路1共阴极数码显示器显示测量数据274HC373N锁存器14081BD与门1附录二:五、参考文献1v:pfi,dr 1/illllltTB fl I附录二图二位数字频率计电路康华光.电子技术基础（第四版）局等茎出版社，2005年;2毛期俭.数组电路与逻辑设计实验及应网二J北京：人民邮电出版社，2005年;2李银华.电子线路设计指导.北京：北京航空大学出版社.2005年;3 张克农 . 数字电子技术基础. 北京：高等教育出版社.2003 年.26 / 2927 / 2928 / 2929 / 29