资源描述
姓名_ 专业名称_班号_学号_教学中心_ 密 封 线 电子科技大学网络教育考卷（A卷）(20 年至20 学年度第 学期)考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_ 大题号一二三四五六七八九十合 计得 分一、填空题(每空1分，共20分)1、请完成如下的进制转换：22.7510= 10110.11 2= 26.6 8= 16.C 16；2、F6.A16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD= 0101 0111 1001.1001 0101 1000 余3码3、-9910的8位（包括符号位）二进制原码是 11100011 ，8位二进制反码是 10011100 ，8位二进制补码是 10011101 ；图1-64、请问逻辑F=A/B+(CD)/+BE/的反函数F/= ；解：5、F(A,B,C)=m（2,4,6）=M( 0,1,3,4,7 )；6、请问图1-6所完成的逻辑是Y= AB ；解：通过真值表可以可到该逻辑：ABF0000111011107、74148器件是一个3-8编码器，它采用的编码方式是 优先编码 或 数大优先编码 ；8、74283器件是一个4位全加器，它的内部逻辑电路与串行加法器不同，采用的是 超前进位 或 先行进位 方法来实现全加逻辑。9、如果一个与或逻辑电路的函数式为：，该逻辑存在静态冒险，现通过添加冗余项的方式来消除该冒险，则该冗余项为 （A/+C） ；10、请写出JK触发器的特性方程：= JQ/+K/Q ；11、请写出T触发器的特性方程：= TQ 或者TQ/+T/Q ；12、请写出D触发器的特性方程：= D ；13、请写出SR触发器的特性方程：= S+R/Q ；14、如果某组合逻辑的输入信号的个数为55个，则需要 6 位的输入编码来实现该逻辑。解：采用的公式应该是log255，向上取整二、选择题（每题1分，共10分）1、下面有关带符号的二进制运算，描述正确的是，其中X是被加数，Y是加数，S为和：. X原码+Y原码=S原码 . X补码+Y补码=S补码 . X反码+Y反码=S反码 . X原码+Y原码=S补码 2、逻辑函数式AC+ABCD+ACD/+A/C= . AC . C . A . ABCD3、请问F=AB的对偶式 . A+B . AB . AB . AB/+A/B4、已知门电路的电平参数如下：请问其高电平的噪声容限为：.2.2V .1.2V .0.7V .0.3V5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是：.逻辑函数式 .真值表.卡诺图 .逻辑电路图6、下面电路中，属于时序逻辑电路的是： .移位寄存器 .多人表决电路.比较器 .码制变换器7、一个D触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同：. JK触发器 . SR触发器. D触发器 . T触发器8、n位环形计数器，其计数循环圈中的状态个（模）数为：.n个 .2n个.2n个 .2n-1个9、n位扭环计数器，其计数循环圈中的状态个（模）数为：.n个 .2n个.2n个 .2n-1个10、用555时基电路外接定时阻容元件构成单稳态触发器，当增大阻容元件的数值时，将使：.输出脉冲的幅度增加 .输出脉冲宽度增加.输出脉冲重复频率提高 .以上说法都不对三、判断题（每题1分，共10分）1、CMOS集成逻辑OD门，可以用以线与操作；（ ）2、三态门的附加控制端输入无效时，其输出也无效；（ ）3、三态门的三个状态分别为高电平、低电平和高阻态；（ ）4、施密特触发输入的门电路，当输入从高电平变换到低电平，和从低电平变换到高电平，它的输出变化轨迹相同；（ 整理为word格式 ）5、组合逻辑和时序逻辑的区别主要在于前者与时间无关，而后者时间的因素必须考虑进去；（ ）6、一个逻辑的函数式并不唯一，但是最简的与或表达式是唯一的；（ ）7、模拟信号是连续的，而数字信号是离散的；（ ）8、当两个组合逻辑的真值表相同是，则表明这两个逻辑是相等的；（ ）9、对于一个优先编码器而言，当输入多个有效时，其输出很难讨论；（ ）10、串行加法器比超前进位加法器速度更快，且电路更为简单；（ ）四、卡诺图化简（8分） 请将逻辑F（A,B,C,D） = Sm( 0, 2, 3, 5, 7, 8, 10, 11, 13)化成最简与或式； 或者五、组合逻辑分析，要求如下：（8分）该逻辑电路图如图5所示，具体要求如下：图51、 写出逻辑S和CO的逻辑函数式2、 画出将该逻辑的真值表3、真值表ABCISCO00000001100101001101100101 01011100111111图6六、时序逻辑分析，要求如下：（14分）逻辑电路图如图6所示，请完成：1、 写出驱动方程、状态方程；2、 画出状态转换图或者状态转换表。解答：3.状态表或者状态图：以上图表任画一个即得分。七、组合逻辑设计，要求如下：（8分）利用一块74138芯片和一定的门电路实现如下逻辑：整理为word格式其中74138为3-8二进制译码器解题步骤：八、时序逻辑设计，要求如下：（10分） 利用74163和一定的门电路实现如下的七进制计数器。74163为4位的同步二进制加计数器。图8第一种方法：在状态0111时，重置状态到0001或；电路图如下：第二种方法：在状态1111，通过行波输出重置状态到；电路图如下：两种方法皆可九、时序逻辑设计，要求如下：（10分）用mealy型时序逻辑电路设计一个101串行数据检测的时序状态机。要求画出化简后的状态转换图。 友情提示：本资料代表个人观点，如有帮助请下载，谢谢您的浏览！ 整理为word格式
展开阅读全文