D触发器实用教案

图4.134.13D D触发器（a a）逻辑(lu j)(lu j)图； （b b）逻辑(lu j)(lu j)符号； （c c）特性表 D1D(a)(b)G4G2G3QQQCPC1&Q4&G1Q3QQn10101(c)&D第1页/共20页第一页，共21页。状态(zhungti)转换图波形图 （课堂练习）第2页/共20页第二页，共21页。二、 维持阻塞(zs)D触发器（又称维阻D触发器或边沿D触发器） 维持阻塞触发器是利用触发器翻转时内部产生的反馈信号(xnho)使触发器翻转后的状态Qn+1得以维持，并阻止其向下一个状态转换（即空翻）而实现克服空翻和振荡。D触发器又称D锁存器，是专门用来存放数据。 第3页/共20页第三页，共21页。图4.14 维阻D触发器（a） 逻辑电路(lu j din l); （b） 逻辑符号 1. 电路(dinl)组成 维阻D触发器的电路(dinl)组成如图所示。 &G1&G2&G4&G3&G5&G6置1维持线置0维持线置0阻塞线置1阻塞线CPABRSQQRDSDSDRCPQQRDCPDSDD(b)第4页/共20页第四页，共21页。 2. 功能分析 结合(jih)图所示电路，维持阻塞D触发器的功能分析如下： 在CP上升沿（CP）到来之前, CP=0，R=1，S=1，Qn+1=Qn，保持不变。 (1) 设D=1， 则A= =0，B= =1。 CP到来，CP=1，S= =0, R= =1，据基本RS触发器功能知, Qn+1=1=D。DRCPASCPBSA第5页/共20页第五页，共21页。 CP=1期间，因Qn+1=1, S=0, 置“1”维持线起作用确保S=0不变，同时，经置“0”阻塞线使R=1阻止了Qn+1向0转换，虽然D在此期间变化，会使A=D跟着变化， 但S=0。既维持了Qn+1=1不变，也阻塞了其空翻，保持1状态不变。 CP下降沿（CP）到来(doli)，CP=0， R=1， S=1，Qn+1保持不变。 (2) 设D=0，则A= =1， B=0。 CP到来(doli)，CP=1，则S= =1, R= =0， Qn+1 = 0 = D。 CP=1期间，因Qn+1=0，R=0, 置“0”维持线起作用,确保R=0不变，D变化而A不变。经置“1”阻塞线阻止了空翻，使输出0状态不变。 CP到来(doli)，CP=0，R=1，S=1，Qn+1保持不变。CPBCPASD第6页/共20页第六页，共21页。 由上述分析可知： 维阻D触发器在CP脉冲上升沿触发翻转，且特征方程式为Qn+1=D，它通过维持、阻塞线有效地克服了空翻现象。 注意(zh y)：输入信号D一定是CP脉冲上升沿到来之前的值 从结构上看D信号必须比CP脉冲提前2tpd时间到达才能随CP脉冲起作用，改变输出Qn+1的状态。 维持阻塞D触发器的波形图如图所示。第7页/共20页第七页，共21页。图 4.15 维持(wich)阻塞D触发器的波形图“0”“0”“1”123CPDQ第8页/共20页第八页，共21页。 3. 集成(j chn)D触发器74LS74为双上升沿为双上升沿D触发器触发器 管脚排列如图所示管脚排列如图所示 CP为时钟输入端为时钟输入端; D为数据输入为数据输入端端; Q， 为互补输出端为互补输出端; 为直接置位端为直接置位端, 低电平有效低电平有效; 为直接复位为直接复位(f wi)端，端， 低电平低电平有效有效; 用来设置初始状态。用来设置初始状态。 QDSDR第9页/共20页第九页，共21页。图 4.16 74LS74管脚排列(pili)图1481774LS742CPVCC2RD2D2SD2QGND2Q1RD1D 1CP1SD1Q 1Q第10页/共20页第十页，共21页。三、 触发器的相互(xingh)转换JK触发器和D触发器是数字逻辑电路使用最广泛的两种触发器。若需用其他(qt)功能的触发器，可以用这两种触发器变换后得到。 1. JK触发器转换为D、T触发器 JK触发器的特征方程：Qn+1 = 。 D触发器的特征方程： Qn+1 = D。 T触发器的特征方程： Qn+1 = 。nnQKQJnnQTQT第11页/共20页第十一页，共21页。JK转换为D： 则J=D, K= JK转换为T： ，则J=K=T. JK触发器转换为D触发器、T触发器的电路如所示 2. D触发器转换为JK、 T触发器 D转换为JK：D= 。 电路如图所示，将图中的J、 K相连(xin lin)即构成T触发器，T=1便为T触发器。 nnnnDQQDQKQJDnnnnQTQTQKQJnnnnQKQJQKQJ或 D=T Qn 如图第12页/共20页第十二页，共21页。图 4.17JK触发器转换(zhunhun)为D、 T触发器1CPDJKQQJKQQTCP(a)(b)第13页/共20页第十三页，共21页。图 4.18D转换(zhunhun)为JK触发器DQQ&1CPKJ第14页/共20页第十四页，共21页。图 D转换(zhunhun)为T和T触发器第15页/共20页第十五页，共21页。本章(bn zhn)小结 触发器是数字系统中极为重要的基本( jbn)逻辑单元。 触发器具有记忆功能, 每个触发器只能记忆（存储）一位二进制数码。 触发器按结构可分为:基本( jbn)RS、同步、主从、边沿、维持阻塞型等。 触发器按功能可分为:RS、JK、D、T、T。 其逻辑功能可用状态表（特性表）、特征方程、状态图、逻辑符号图和波形图（时序图）来描述。 结构不同而功能相同的触发器，其状态表、状态图、特征方程均相同，只是逻辑符号图和时序图不同。 第16页/共20页第十六页，共21页。 触发器有高电平CP=1、低电平CP=0、上升沿CP、下降沿CP四种触发方式。 常用的集成触发器 TTL型的有：双JK负边沿触发器74LS112、双D正边沿触发器74LS74；在使用触发器时，必须注意电路的功能及其触发方式。 同步触发器在CP=1时触发翻转，属于电平触发，有空翻和振荡现象。为克服空翻和振荡现象，应使用CP脉冲边沿触发的触发器。功能不同的触发器之间可以(ky)相互转换。 第17页/共20页第十七页，共21页。作 业 教材( jioci) 第18页/共20页第十八页，共21页。课堂练习教材( jioci)P55 4-10 4-11第19页/共20页第十九页，共21页。感谢您的观看(gunkn)！第20页/共20页第二十页，共21页。NoImage内容(nirng)总结图4.13D触发器。D触发器又称D锁存器，是专门用来存放数据。Qn+1=Qn，保持不变。从结构上看D信号必须比CP脉冲提前2tpd时间到达才能随CP脉冲起作用，改变输出Qn+1的状态。若需用其他功能的触发器，可以用这两种触发器变换后得到。器，T=1便为T触发器。图 D转换为T和T触发器。触发器具有记忆功能, 每个触发器只能记忆（存储(cn ch)）一位二进制数码。感谢您的观看第二十一页，共21页。