资源描述
精选优质文档-倾情为你奉上第二章1（1） 35 =）35原 35补 35反 （2）127原127反127补（3） 127 =）127原 127补 127反 （4） 1 =）1原 1补 1反 2x补 = a0. a1a2a6解法一、（1） 若 a0 = 0, 则 x 0, 也满足 x -0.5此时 a1a6 可任意（2） 若 a0 = 1, 则 x -0.5, 需 a1 = 1即 a0 = 1, a1 = 1, a2a6 有一个不为 0解法二、-0.5 = -0.1(2) = -0. = 1, （1） 若 x = 0, 则 a0 = 0, a1a6 任意（ 2=（ 2=（ 2=即可；（2） x补 = x = a0. a1a2a6（2） 若 x -0.5只需-x 0x补 = -x, 0.5补 = 即-x补 a0 * a1 * a 2 a6 + 1 a0 * a1 * a 2 a6 即 a0a1 = 11, a2a6 不全为 0 或至少有一个为 1（但不是“其余取 0”）3字长 32 位浮点数，阶码 8 位，用移码表示，尾数 23 位，用补码表示，基为 2专心-专注-专业EsE1E8MsM21M0（1） 最大的数的二进制表示E = Ms = 0, M = 111（全 1）1 1（2） 最小的二进制数E = Ms = 1, M = 000（全 0）1 （3） 规格化范围正最大E = 111， M = 111， Ms = 08 个22 个即： 227122正最小E = 000， M = 1000， Ms = 08 个7121 个负最大E = 000， M = 0111， Ms = 18 个21 个负最小7 1E = 111， M = 000， Ms =18 个22 个22)即： 2271 (1)规格化所表示的范围用集合表示为：71, 227122 7 7 224 (1 2 )即： 22 2（最接近 0 的负数）即： 22 (2 + 2 22 2 (1 2 ) U 22 1 (1) , 22 (21 + 2 ) 计算机组成原理第五版习题答案4在 IEEE754 标准中，一个规格化的 32 位浮点数 x 的真值表示为：X=(1)s （1.M） 2 E 127（1）27/64=0.=1.1011 22E= -2+127 = 125= 0111 1101S= 0M= 1011 0000 0000 0000 0000 000最后表示为：0 0（2）-27/64=-0.=1.1011 22E= -2+127 = 125= 0111 1101S= 1M= 1011 0000 0000 0000 0000 000最后表示为：1 05（1）用变形补码进行计算：x补=00 11011 y补=00 00011x补 =y补 =x+y补=00 11011+ 00 0001100 11110结果没有溢出，x+y=11110(2) x补=00 11011 y补=11 01011x补 =y补 =x+y补=00 11011+ 11 0101100 00110结果没有溢出，x+y=00110（3）x补=11 01010 y补=11 x补 =y补 =x+y补=00 01010+ 00 1111111 01001结果没有溢出，x+y=101116x-y补=x补+-y补（1）x补=00 11011-y补=00 11111x补 =00 11011-y补 = + 00 11111x-y补= 01 11010结果有正溢出，xy=11010（2）x补=00 10111-y补=11 00101x补 =00 10111-y补 = + 11 00101x-y补= 11 11100结果没有溢出，xy=001005计算机组成原理第五版习题答案（3）x补=00 11011-y补=00 10011x补 =00 11011-y补 = + 00 10011x-y补= 01 01110结果有正溢出，xy=100107（1） 用原码阵列乘法器：x原=0 11011 y原=1 11111因符号位单独考虑，|x|=11011 |y|=1111111011)1111111011110111101111011110111101000101xy原=1 用补码阵列乘法器：x补=0 11011 y补=1 00001乘积符号位为：1|x|=11011 |y|=1111111011)11111110111101111011110116计算机组成原理第五版习题答案110111101000101xy补=1 (2) 用原码阵列乘法器：x原=1 11111 y原=1 11011因符号位单独考虑，|x|=11111 |y|=1101111111)1101111111111110000011111111111101000101xy原=0 用补码阵列乘法器：x补=1 00001 y补=1 00101乘积符号位为：1|x|=11111 |y|=1101111111)11011111111111100000111117计算机组成原理第五版习题答案111111101000101xy补=0 8(1) x原=x补=0 11000-y补=1 00001被除数 X 0 11000+-|y|补1 00001-余数为负 1 11001 q0=0左移 1 10010+|y|补0 11111-余数为正 0 10001 q1=1左移 1 00010+-|y|补1 00001-余数为正 0 00011 q2=1左移 0 00110+-|y|补1 00001-余数为负 1 00111 q3=0左移 0 01110+|y|补0 11111-余数为负 1 01101 q4=0左移 0 11010+|y|补0 11111-余数为负 1 11001 q5=0+|y|补0 11111-余数 0 11000故 xy原=1.11000 即 xy= 0.11000余数为 0 11000(2)x补=0 01011-y补=1 00111被除数 X 0 01011+-|y|补1 00111-余数为负 1 10010 q0=08计算机组成原理第五版习题答案左移 1 00100+|y|补0 11001-余数为负 1 11101 q1=0左移 1 11010+|y|补0 11001-余数为正 0 10011 q2=1左移 1 00110+-|y|补1 00111-余数为正 0 01101 q3=1左移 0 11010+-|y|补1 00111-余数为正 0 00001 q4=1左移 0 00010+-|y|补1 00111-余数为负 1 01001 q5=0+|y|补0 11001-余数 0 00010xy= 0.01110余数为 0 000109(1) x = 2-011*0., y = 2-010*(-0.)x浮 = 11101,0.y浮 = 11110,-0.Ex-Ey = 11101+00010=11111x浮 = 11110,0.(1)x+y 0 0. 0 1 0 0 1 0 (1)+ 1 1. 1 0 0 0 1 01 1. 1 1 0 1 0 0 (1)规格化处理:1.阶码11100-4 -4x-y0 0. 0 1 0 0 1 0 (1)+ 0 0. 0 1 1 1 1 00 0 1 1 0 0 0 0 (1)规格化处理:0.阶码11110x-y=2-2*0.(2) x = 2-101*(-0.), y = 2-100*0.x浮= 11011,-0.y浮= 11100,0.9x+y= 1.*2 = 2 *-0.计算机组成原理第五版习题答案Ex-Ey = 11011+00100 = 11111x浮= 11100,1.(0)x+y 1 1. 1 1 0 1 0 1+ 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1规格化处理:0.x+y= 0.*2阶码-611010x-y1 1.1 1 0 1 0 1+ 1 1.1 0 1 0 1 01 1.0 1 1 1 1 1规格化处理:1.阶码11100x-y=-0.*2-410(1) Ex = 0011, Mx = 0.Ey = 0100, My = 0.Ez = Ex+Ey = 0111Mx*My 0. 1 1 0 1* 0.1 0 0 10110100000000000110100000规格化：26*0.(2)Ex = 1110, Mx = 0.Ey = 0011, My = 0.Ez = Ex-Ey = 1110+1101 = 1011Mx补 = 00.My补 = 00., -My补 = 11.10计算机组成原理第五版习题答案+-My0+My0.0+My0.01+-My0.011+-My0.0110+My0.01101+-My1 1 0 00 1 0 00 0 1 0 1 10 00.01101商 = 0.*2-6,114 位加法器如上图，Ci = Ai Bi + Ai Ci 1 + Bi Ci 1= Ai Bi + ( Ai + Bi )Ci 1= Ai Bi + ( Ai Bi )Ci 1(1)串行进位方式余数=0.*2-6C1 = G1+P1C0C2 = G2+P2C1C3 = G3+P3C2C4 = G4+P4C3其中：G1 = A1B1G2 = A2B2G3 = A3B3G4 = A4B4P1 = A1B1（A1B1 也对）P2 = A2B2P3 = A3B3P4 = A4B4(2)并行进位方式C1 = G1+P1C0C2 = G2+P2G1+P2P1C0C3 = G3+P3G2+P3P2G1+P3P2P1C0C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C011计算机组成原理第五版习题答案12(1)组成最低四位的 74181 进位输出为：C4 = Cn+4 = G+PCn = G+PC0， C0 为向第 0 位进位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以C5 = y4+x4C4C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)设标准门延迟时间为 T， 与或非”门延迟时间为 1.5T，则进位信号 C0，由最低位传送至 C6 需经一个反相器、两级“与或非”门，故产生 C0 的最长延迟时间为T+2*1.5T = 4T(3)最长求和时间应从施加操作数到 ALU 算起：第一片 74181 有 3 级“与或非”门（产生控制参数 x0, y0, Cn+4），第二、三片 74181 共 2 级反相器和 2 级“与或非”门（进位链），第四片 74181 求和逻辑（1 级与或非门和 1 级半加器，设其延迟时间为 3T），故总的加法时间为：t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T13设余三码编码的两个运算数为 Xi 和 Yi，第一次用二进制加法求和运算的和数为 Si，进位为 Ci+1，校正后所得的余三码和数为 Si，进位为 Ci+1，则有：Xi = Xi3Xi2Xi1Xi0Yi = Yi3Yi2Yi1Yi0Si = Si3Si2Si1Si0si3si2si1si0Ci+1FAFAFAFA十进校正+3VFAsi3FAsi2FAsi1FAsi0二进加法Xi3 Yi3Xi2 Yi2Xi1 Yi1Xi0 Yi0当 Ci+1 = 1 时，Si = Si+0011并产生 Ci+1当 Ci+1 = 0 时，Si = Si+1101根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。14Si=AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi图如下：12“计算机组成原理第五版习题答案SiAiBiCi15设计思想：电路由三部分构成：ALU 完成定点加减法运算和逻辑运算，专用的阵列乘法器完成乘法运算，专用的阵列除法器完成除法操作。逻辑图可参考主教材图 2.7 和图 2.9。16设计思想：因为有八种运算，所以控制信号采用三位，S0,S1,S2。加法和减法操作利用4 位补码加减法器完成；加 1 操作可以单独设计电路实现，也可以将被加数强制为1 利用加减法器实现；传送操作可以利用加减法器实现，第二加数强制为 0；逻辑乘和取反操作可设计单独的逻辑运算电路，用与门和反相器实现；取补电路单独设计，参见主教材图 2.6；乘法操作可单独设计高速乘法器，电路参见主教材图 2.7。17. 设计思想：将 74181 的 S3S0 及 M 等五个控制信号缩减为 S2S0 三根信号，主教材表 2.5（功能表中的算术运算和逻辑运算相应进行简化，去除冗余操作和可替代操作：000: 逻辑 0001: AB010: A+B011: AB100: A 加 B101: A 减 B 减 1110: A 加 A111: A其中，000011 为四种逻辑运算，100111 为四种算术运算。根据功能表可以很容易地设计出简化的函数发生器。131&计算机组成原理第五版习题答案第三章1. (1) 220*328= 4M字节(2)1024K * 32512K * 8= 2 * 4 = 8片(3)1 位地址作芯片选择26 2424 22(3)主存共需 DRAM 芯片为：432=128 (片)每个内存条有 32 片 DRAM 芯片，容量为 16M64 位，需 24 根地址线(A23A0)完成内存条内存储单元寻址。一共有 4 块内存条，采用 2 根高位地址线(A25A24)，通过 2：4 译码器译码产生片选信号对各模块板进行选择。3. (1)根据题意，存储总容量为 64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片，共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片 2：4 译码器。(2)根据已知条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读/写周期为 0.5us，如果采用集中刷新，有 64us 的死时间，肯定不行如果采用分散刷新，则每 1us 只能访存一次，也不行所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为 2ms/128 = 15.6us，可取刷新信号周期 15us。刷新一遍所用时间15us1281.92msCS3CS2CS1CS0A13A0D0D72：4 译码器A14A154. (1)1024K * 32128K * 8= 32片(2)142. (1) 2 / 2 =4（块）(2) ( 2 / 2 )(64 位/8 位)=32（片）计算机组成原理第五版习题答案A0A16CPUD0D31Y1Y2Y3Y4Y5Y6Y7Y8A17A193:8译码器(3)如果选择一个行地址进行刷新，刷新地址为 A0-A8，因此这一行上的 2048 个存储元同时进行刷新，即在 8ms 内进行 512 个周期。刷新方式可采用：在 8ms 中进行 512 次刷新操作的集中刷新方式，或按 8ms/512 = 15.5us 刷新一次的异步刷新方式。5. 所设计的存储器单元数为 1M，字长为 32，故地址长度为 20 位（A19A0），所用芯片存储单元数为 256K，字长为 16 位，故占用的地址长度为 18 位（A17A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共 8 片 RAM 芯片，并使用一片 2：4 译码器。其存储器结构如图所示。A19A18Y0Y1Y2Y3CS 0 CS 3D31D16(高16位)CS 0CS 1CS 2CS 3CPU256k*16256k*16W / RW / RA17A16CS 0CS 1CS 2CS 3D15D0(低16位)W / R6.（1）系统 16 位数据，所以数据寄存器 16 位（2）系统地址 128K217，所以地址寄存器 17 位（3） 共需要 8 片（4） 组成框图如下15计算机组成原理第五版习题答案CPU32K*832K*832K*832K*8地址寄存器32K*832K*832K*832K*8数据CS3CS2CS1CS0寄存器A162:4译码器A157.(1)组内地址用 A12A0(2)小组译码器使用 3：8 译码器(3)RAM1RAM5 各用两片 8K*8 的芯片位并联连接CS0CS30000H4000H6000H8000HA000HC000HE000HROMRAM1RAM2RAM3RAM4RAM516计算机组成原理第五版习题答案A0A12ROMRAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8D0D15CPURAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*83:8译码器A13A158.顺序存储器和交叉存储器连续读出 m = 8 个字的信息总量都是：q = 64 位*8 = 512 位顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是：t1 = mT = 8*100ns = 8*10-7st 2 = T + (m 1)t = 100ns + 7 * 50ns = 450ns = 4.5 *10 7 ns顺序存储器和交叉存储器的带宽分别是：W1 = q / t1 = 512 (8 *10 7 ) = 64 10 7 位 / sW2 = q / t 2 = 512 (4.5 *10 7 ) = 113.8 10 7 位 / s9.cache 的命中率H =N cN c + N m=24202420 + 80= 0.968r =TmTc=24040= 6cache/主存系统效率 e 为e =1r + (1 r )H*100% =16 + (1 6) * 0.968*100% = 86.2%平均访问时间 Ta 为Ta =Tce=40ns0.862ns= 46.4ns10. h*tc+(1-h)*tm = tah =t a t mt c t m=50 20040 200= 93.75%17计算机组成原理第五版习题答案11.设取指周期为 T，总线传送周期为，指令执行时间为 t0(1)t = (T+5+6t0)*80 = 80T+400+480 t0(2) t = (T+7+8t0)*60 = 60T+420+480 t0故不相等。20计算机组成原理第五版习题答案第五章1. （1）IR、(2)AR、(3)DR、通用寄存器2. STO R1，(R2)PC-ARM-DRDR-IRR2-ARR1-DRDR-MPC0, G, ARiR/W =RDR0, G, ARiR20, G, ARiR10, G, DRiR/W =W3. LAD(R3), R0PC-ARM-DRDR-IRR3-ARM-DRDR-R0R30, G, ARiR/W =RDR0, G, R0i4.21计算机组成原理第五版习题答案T1T2T3T4T5C1C2C3C4R+5V23CLRSC5脉冲时钟源5.节拍脉冲 T1，T2，T3 的宽度实际上等于时钟脉冲的周期或是它的倍数。此处 T1 = T2 = 200ns,T3 = 400ns，所以主脉冲源的频率应为 f =1T= 5MHz 。为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3 三个节拍脉冲的逻辑表达式如下：T1 = C1 * C 2T2 = C 2T3 = T1T1 用与门实现，T2 和 T3 则用 C2 的 Q 端和 C1 的 Q 端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。T3T2T1C1C2C3R+5V23CLRSC4脉冲时钟源22QQQQQQQQSETCLRSETCLRSETSETDDCLRSETCLRQDQQQDQQQQSETCLRSETCLRSETDDSETCLRQDQDCLRDCLR计算机组成原理第五版习题答案123456C4C1C2C3T1T2T36. (80 * 3 + 1) *328= 964字节7. M = GS3 = H+D+FS2 = A+B+H+D+E+F+GS1 = A+B+F+GC = H+D+Ey+Fy+G8. 经分析，（d, i, j）和（e, f, h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a, b, c, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：*abcg*01d10 i11 j*01e10 f11 h9. P1 = 1，按 IR6、IR5 转移P2 = 1，按进位 C 转移微地址转移逻辑图：A8A7A6QC1QSQC2QQC3QT2T4P(1)DAR8IR6DAR7IR5DAR6P(2)IR423计算机组成原理第五版习题答案10. (1)将 C，D 两个暂存器直接接到 ALU 的 A，B 两个输入端上。与此同时，除 C，D 外，其余 7 个寄存器都双向接到单总线上。移位器IRR0MDRAALUB+1PC+1R1MCR2(2)取指取源操作数取目的操作数加存回修改送回继指令地址DMMDRIR,PC+1测试R1MDRMMDRCR2MDRMMDRDC+DMDRMDRM,R2DD+1R2PCMARR3MAR11. (1)假设判别测试字段中每一位作为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段则是（48-4-9）=35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的 OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为 1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。24计算机组成原理第五版习题答案指令寄存器IROP状态条件地址译码微地址寄存器地址转移逻辑微命令信号控制存储器P字段控制字段12. (1) 流 水 线 的 操 作 周 期 应 按 各 步 操 作 的 最 大 时 间 来 考 虑 ， 即 流 水 线 时 钟 周 期 性t = maxt i = 100ns(2)遇到数据相关时，就停顿第 2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟 2 个时钟周期。(3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。13. (1)空间S1 2 3 4 515 16 17 18 19 20WB1 23 4 520MEMEXIDIF1 2 3 4 51 2 3 4 51 2 3 4 51 2 3 4 520202020时间T0 t1 t2 t3 t4 t5 t6 t7 t8 t9t19 t20(2) H =n(K + n 1)t=20(5 + 20 1) *100 *109= 8.33 *10 6 条 / 秒(3) S =TsTp=ntK(K + n 1)t=20 * 520 + 5 1= 4.1714.空间S非WBEXIDIF空间SWBI1I1 I2I1 I2I1 I2I21 2 3 4 5 6 7 8I1 I2 I3 I4 I5流水线时时间T 间图流水EXI1I2 I3 I4 I5线IDIF I1 I2 I3 I4 I51 2 3 4 5 6 7 8时时间T 间图如上两图所示，执行相同的指令，在 8 个单位时间内，流水计算机完成 5 条指令，而非25I1 I2I3 I4 I5计算机组成原理第五版习题答案流水计算机只完成 2 条，显然，流水计算机比非流水计算机有更高的吞吐量。15. 证：设 n 条指令，K 级流水，每次流水时间则用流水实现Tp = K+(n1) Hp =nTp非流水实现Ts = KnHs =nTsnHpHs=TpnTs=TsTp=KntKt + (n - 1)t=KnK + n 1=KK 1n+ 1n-时，HpHs n=1 时，HpHs= 1 ， 则可见 n1 时 TsTp，故流水线有更高吞吐量16.(1)写后读(2)读后写(3)写后写RAWWARWAW17.(1)取/存 加法器 乘法器(2)I1FDEWI2FDEEWI3I4FFI5I6DDFFEEDDEEEEEWEWWW26执行段I1I2I I2 4I3I5I4I3I6I3I6译码段I1I2I2I3I4I5I6I6写回段I1I2I 3I4I5I6计算机组成原理第五版习题答案第六章1. 单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许 I/O 设备之间或 I/O设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。系统总线CPU内存设备接口设备接口多总线结构： 多总线系统结构是通过桥，CPU 总线，系统总线和高速总线彼此相连，各大部件的信息传送不是只通过系统总线；体现了高速，中速，低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。2. (1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的 I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作 CPU 插件、存储器插件以及 I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为 CPU、存储器、I/O 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件27计算机组成原理第五版习题答案和底板连线一般不需更改。3. “A”的 ASCII 码为 41H = B，1 的个数为偶数，故校验位为 0；“8”的 ASCII码为 38H = B，1 的个数为奇数，故校验位为 1。停 起 数 数 数 数 数 数 数 数 校 停 起 数 数 数 数 数 数 数 数 校 停止 始 据 据 据 据 据 据 据 据 验 止 始 据 据 据 据 据 据 据 据 验 止位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位0 1 2 3 4 5 6 70 1 2 3 4 5 6 74. 逻辑图如下：总线Rout设备一
展开阅读全文