资源描述
第第7 7章章 存储器系统存储器系统7.1 7.1 概述概述1.1.存储系统概念存储系统概念 由由n n（n=2n=2）个速度、容量、价格各不相同）个速度、容量、价格各不相同的存储器组成由硬件或软件进行辅助管理的系的存储器组成由硬件或软件进行辅助管理的系统称为存储系统。下图是一个典型的存储系统。统称为存储系统。下图是一个典型的存储系统。 M1(T1,S1,C1)M2(T2,S2,C2)Mn(Tn,Sn,Cn)Tmin(T1,T2,Tn),用访问时间来表示用访问时间来表示Smax(S1,S2,Sn),用用MB或或GB表示表示Cmin(C1,C2,Cn),用每位的价格来表示用每位的价格来表示从外部看从外部看 存储系统原理存储系统原理2.2.存储器的体系结构存储器的体系结构 存储系统的设计始终围绕着解决速度（访问存储系统的设计始终围绕着解决速度（访问时间时间T T）、容量（）、容量（S S）和价格（）和价格（C C）之间的矛盾而进）之间的矛盾而进行的。行的。 （1 1）访存局部性原理）访存局部性原理 从大量的统计中可以得到这样一个规律：从大量的统计中可以得到这样一个规律：程序对存储空间的程序对存储空间的90的访问局限于存储空间的访问局限于存储空间的的10的区域中，而另外的区域中，而另外10的访问则分布在的访问则分布在存储空间的其余存储空间的其余90的区域中。的区域中。 时间局部性时间局部性，如果一个存储项被访问，则可能，如果一个存储项被访问，则可能该项会很快再次被访问。该项会很快再次被访问。空间局部性空间局部性：如果一个存储项被访问，则该项：如果一个存储项被访问，则该项及相邻近的项也可能很快被访问。及相邻近的项也可能很快被访问。（2）层次化存储系统层次化存储系统 根据根据访存局部性原理访存局部性原理来解决存储器容量来解决存储器容量和速度的矛盾，就是要求将计算机频繁访问和速度的矛盾，就是要求将计算机频繁访问的数据存放在速度较高的存储介质中，而将的数据存放在速度较高的存储介质中，而将不频繁访问的数据存放在速度较慢但价格较不频繁访问的数据存放在速度较慢但价格较低的存储介质中，为此人们想到了层次化的低的存储介质中，为此人们想到了层次化的存储器实现方法。下图示出了按这种方式构存储器实现方法。下图示出了按这种方式构成的存储器系统。成的存储器系统。 通用寄存器堆Cache(静态随机存储器SRAM)主存储器(动态随机存储器DRAM、ROM)辅助存储器(磁盘存储器等)海量存储器(磁带、光盘存储器等)CPU内部第1层第2层第5层第3层第4层访问速度增高存储容量增大，每位的价格降低3.3.存储器系统的设计目标存储器系统的设计目标 存储器系统设计目标之一就是要以存储器系统设计目标之一就是要以较小的成本较小的成本使存储器系统与处理机的速度相匹配，或者说达使存储器系统与处理机的速度相匹配，或者说达到到与处理机相应的工作速度与处理机相应的工作速度和传输频带宽度。同和传输频带宽度。同时还要求存储器有时还要求存储器有尽可能大的容量尽可能大的容量。 7.2 7.2 存储器基础知识存储器基础知识 1. RAM1. RAM：随机存储器：随机存储器, ,习惯上称为习惯上称为“内存内存”，CPUCPU执执 行指令可对其进行行指令可对其进行“读读”、“写写” ” 操作。操作。H 静态静态RAMRAM：集成度低，信息稳定，读写速度快。：集成度低，信息稳定，读写速度快。H 动态动态RAMRAM：集成度高，容量大，缺点是信息存：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进储不稳定，只能保持几个毫秒，为此要不断进行行“信息再生信息再生”，即进行，即进行 “ “刷新刷新”操作。操作。一一. .分类分类: :存储器存储器主存储器主存储器: :RAMRAM、ROM (EPROM)ROM (EPROM)辅助存储器辅助存储器: :磁盘、光盘磁盘、光盘高速缓冲存储器高速缓冲存储器H 内存条内存条: :由于动态由于动态RAMRAM集成度高，价格较便宜，集成度高，价格较便宜，在微机系统中使用的动态在微机系统中使用的动态RAMRAM组装在一个条状组装在一个条状的印刷板上。系统配有动态的印刷板上。系统配有动态RAMRAM刷新控制电路，刷新控制电路，不断对所存信息进行不断对所存信息进行“再生再生”。 2.ROM:2.ROM:只读存储器只读存储器 只读存储器是指：所存信息只能读出只读存储器是指：所存信息只能读出, ,不能写入。不能写入。H 掩模式掩模式ROMROM：初始信息是在芯片制造时写入的。：初始信息是在芯片制造时写入的。H EPROMEPROM：初始信息是在专门的写入器上写入的。：初始信息是在专门的写入器上写入的。3.ROM / EPROM3.ROM / EPROM在微机系统中的应用在微机系统中的应用: :H 存放存放“基本输入基本输入/ /输出系统程序输出系统程序”( (简称简称BIOS)BIOS)。H BIOSBIOS是计算机最底层的系统管理程序是计算机最底层的系统管理程序, ,操操作系统和用户程序均可调用。作系统和用户程序均可调用。4.4.高速缓冲存储器高速缓冲存储器Cache:Cache: Cache Cache位于位于CPUCPU与主存储器之间，由高与主存储器之间，由高速静态速静态RAMRAM组成。容量较小，为提高整机组成。容量较小，为提高整机的运行速度而设置的运行速度而设置, , 应用程序不能访问应用程序不能访问CacheCache，CPUCPU内部也有内部也有CacheCache。二二. . 存储器容量存储器容量: :H 存储器由若干存储器由若干“存储单元存储单元”组成，每一单元组成，每一单元存放一个存放一个“字节字节”的信息。的信息。1 1字节即为字节即为8 8位二进制数位二进制数 2 2字节即为字节即为1 1个个“字字”4 4字节即为字节即为1 1个个“双字双字”H1K1K容量为容量为10241024个单元个单元 1M=1024K=10241M=1024K=1024* *10241024单元单元 1 1G=1024MG=1024M 1T=1024G 1T=1024G 三三. .存储器地址与读写操作存储器地址与读写操作: : 系统为每一单元编排一个地址，地址系统为每一单元编排一个地址，地址码为二进制数，习惯上写成码为二进制数，习惯上写成1616进制。进制。1. 1. 存储器容量由地址线存储器容量由地址线“宽度宽度”决定决定：H16M16M容量的存储器容量的存储器地址范围：地址范围：000000000000H HFFFFFFHFFFFFFH 由由2424根地址线提供地址码。根地址线提供地址码。H1M1M容量的存储器容量的存储器地址范围：地址范围：0000000000H HFFFFFH FFFFFH 由由2020根地址线提供地址码。根地址线提供地址码。H4G4G容量的存储器容量的存储器 地址范围：地址范围：0000,00000000,0000H HFFFF,FFFFHFFFF,FFFFH 由由3232根地址线提供地址码。根地址线提供地址码。2.2.存储器读写示意存储器读写示意: : 为了读写存储器，由地址译码电路对为了读写存储器，由地址译码电路对地址码进行地址码进行“翻译翻译”，从而，从而“选中选中”某一某一单元，在单元，在CPUCPU的存储器读命令的控制下读的存储器读命令的控制下读出某一单元的内容出某一单元的内容数据线。在存储器写数据线。在存储器写命令的控制下把数据线信息命令的控制下把数据线信息某一个某一个存储存储单元。下面以动画方式演示读写过程：单元。下面以动画方式演示读写过程：读读存储器：存储器：读出某一单元的内容读出某一单元的内容数据线。数据线。CPUCPU数据线数据线0000000000H H0000100001H HFFFFFHFFFFFHC CP PU U地地址址线线地地址址译译码码器器读写控制电路读写控制电路存储器存储器由地址译码电路对地址码进行由地址译码电路对地址码进行“翻译翻译”, ,A18A18A19A19A0A0从而从而“选中选中”某一在某一在CPUCPU的单元的单元, ,1234512345H H存储器读命令的控制下存储器读命令的控制下, ,存储器读命令存储器读命令 写写存储器：存储器：读出某一单元的内容读出某一单元的内容数据线。数据线。0000000000H H0000100001H HFFFFFHFFFFFHC CP PU U地地址址线线地地址址译译码码器器读写控制电路读写控制电路存储器存储器由地址译码电路对地址码进行由地址译码电路对地址码进行“翻译翻译”, ,A18A18A19A19A0A0从而从而“选中选中”某一在某一在CPUCPU的单元的单元, ,1234512345H H存储器写命令的控制下存储器写命令的控制下, ,存储器写命令存储器写命令 CPUCPU数据线数据线XXH7.3 7.3 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 一一 存储器的扩展技术存储器的扩展技术 1.1.存储器客量的扩展存储器客量的扩展 根据存储器所要求的容量和我们选定的存储根据存储器所要求的容量和我们选定的存储芯片的容量，计算出总的芯片数。即：芯片的容量，计算出总的芯片数。即：总片数总片数=总容量总容量容量容量/片片例如例如： 存储器容量为存储器容量为8K8K8bit8bit，若选用，若选用21142114芯片芯片(1K (1K 4bit) 4bit)，则需要：，则需要： 8K 8K 8bit 8bit1K 1K 4bit 4bit=8 2=16片片（1 1）位扩展）位扩展 位扩展位扩展指只在位数方向扩展指只在位数方向扩展( (加大字长加大字长) )，而芯片的字数和存储器的字数是一致的。而芯片的字数和存储器的字数是一致的。 位扩展位扩展的连接方式是将各存储芯片的地的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来，址线、片选线和读写线相应地并联起来，而将各芯片的数据线单独列出。而将各芯片的数据线单独列出。 例如例如： 用用64k64k1bit1bit的的SRAMSRAM芯片组成芯片组成64k 64k 8bit8bit的存储器，所需芯片数为：的存储器，所需芯片数为：64K 64K 8bit 8bit64K 64K 1bit 1bit=1 8=8片片具体的具体的连接方法连接方法：8个芯片个芯片的的地址线地址线A15A0分分别连在一起，各芯片的别连在一起，各芯片的片选信号片选信号CS以及读以及读写控制信号线写控制信号线也都分别也都分别连到一起连到一起，只有，只有数据数据线线D7D0各自独立各自独立，每片代表一位，如图所，每片代表一位，如图所示示。64K112345678I/OI/OI/OI/OI/OI/OI/OI/OCSWEA0.A15A0.A15地址总线A0A0A0A0A0A0A0数据总线D0.D7等效为64K芯片组CSWECSWEA15A0D7D0 当当CPU访问该存储器时，其发出的地址和控访问该存储器时，其发出的地址和控制信号同时传给制信号同时传给8个芯片，选中每个芯片的同一个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单位，或将数据总线上的内容分别同时写入相应单元。元。 (2) 字扩展字扩展 字扩展字扩展是指仅在字数方向扩展，而位数不变。是指仅在字数方向扩展，而位数不变。 字扩展字扩展将芯片的地址线、数据线、读写线将芯片的地址线、数据线、读写线并联，由片选信号来区分各个芯片。并联，由片选信号来区分各个芯片。例如例如： 用用16k16k8bit8bit的的SRAMSRAM芯片组成芯片组成64k 64k 8bit8bit的存储器，所需芯片数为：的存储器，所需芯片数为：64K 64K 8bit 8bit16K 16K 8bit 8bit=4 1=4片片具体具体连接方法连接方法是：四个芯片的地址线是：四个芯片的地址线A13A0，数据线数据线D7D0及读写控制信号及读写控制信号WE而都是同而都是同名信号并联在一起，高位地址线名信号并联在一起，高位地址线A A1414、A A1515经过经过一个地址译码器产生四个片选信号一个地址译码器产生四个片选信号WEWEi i，分别，分别选中四个芯片中的一个，如图所示。选中四个芯片中的一个，如图所示。 16K8CS A13A0WE D7D016K8CS A13A0WE D7D016K8CS A13A0WE D7D016K8CS A13A0WE D7D0译码器Y3Y2Y1Y0 A13A0 A15A0 A15A14 D7D0CSWE等效为64K芯片组CSWECSWEA15A0D7D0 在同一时间内四个芯片中只能有一个芯片被选中。在同一时间内四个芯片中只能有一个芯片被选中。四个芯片的地址分配如下四个芯片的地址分配如下:第第1片片 最低地址最低地址0000H 最高地址最高地址3FFFH第第2片片最低地址最低地址4000H最高地址最高地址7FFFH第第3片片最低地址最低地址8000H最高地址最高地址BFFFH第第4片片最低地址最低地址C000H最高地址最高地址FFFFH(3)字和位同时扩展字和位同时扩展 当构成一个容量较大的存储器时，往往需要当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这是将前在字数方向和位数方向上同时扩展，这是将前两种扩展组合起来，实现起来也是很容易。两种扩展组合起来，实现起来也是很容易。 用用8片片16k 4的的SRAM芯片组成芯片组成64K 8存储存储器的示意图如下：器的示意图如下：16K4译码器Y3Y2Y1Y0 A13A0 A15 A14 D7D4WE16K416K416K416K416K416K416K4CS0CS1CS2CS3 D3D02.存储芯片的地址分配和片选存储芯片的地址分配和片选 CPU要实现对存储单元的访问，首先要选要实现对存储单元的访问，首先要选择存储芯片，即进行片选；择存储芯片，即进行片选； 实现片选的方法可分为三种：实现片选的方法可分为三种： 线选法线选法 全译码法全译码法 部分译码法部分译码法 (1)(1)线选法线选法 线选法就是用除片内寻址外的高位地址线线选法就是用除片内寻址外的高位地址线直接直接( (或经反相器或经反相器) )分别接至各个存储芯片的片分别接至各个存储芯片的片选端，当某地址线信息为选端，当某地址线信息为“0”0”时，就选中与之时，就选中与之对应的存储芯片。对应的存储芯片。 注意注意，这些片选地址线每次寻址时只能有一位，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片每次只选中一个芯片( (或组或组) )。例：例：采用采用4片片2K 8用线选法构成用线选法构成8K8存储器的连存储器的连接图。接图。 2K8CSWEA10A0 D7D0CPUWEA14A13A12A11 A10A0 D7D02K8CSWEA10A0 D7D02K8CSWEA10A0 D7D02K8CSWEA10A0 D7D0 设地址总线有设地址总线有2020位位( (A A1919A A0 0) )，采用，采用线选法线选法，各，各芯片的地址范围为：芯片的地址范围为：芯片芯片 A19A15 A14A11 A10A0 地址范围地址范围 0# 00 1110 07000H077FFH 1# 00 1101 06800H06FFFH 2# 00 1011 05800H05FFFH 3# 00 0111 03800H03FFFH000111000111000111000111 线选法线选法的优点是不需要地址译码器，线的优点是不需要地址译码器，线路简单，选择芯片不须外加逻辑电路，但仅路简单，选择芯片不须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带地址空间分成了相互隔离的区域，给编程带来了一定的困难。来了一定的困难。 (2) (2) 全码译法全码译法 全译码法全译码法将片内寻址外的全部高位地址线作将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。片的片选端，以实现对存储芯片的选择。 前例：前例：4片片2K 8的存储芯片用全译码法构成的存储芯片用全译码法构成8k 8存储器，各个芯片的地址范围：存储器，各个芯片的地址范围： 芯片芯片 A19A13 A12A11 A10A0 地址范围地址范围 0# 00 00 00000H007FFH 1# 00 01 00800H00FFFH 2# 00 10 01000H017FFH 3# 00 11 01800H01FFFH000111000111000111000111 全译码法全译码法的优点是每片的优点是每片( (或组或组) )芯片的地址芯片的地址范围是唯一确定的，而且是连续的，也便于扩范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高，如上例中，对译码电路要求较高，如上例中，A A1111A A1919共共9 9根根地址线都要参与译码。地址线都要参与译码。 ( 3)( 3)部分译码部分译码 部分译码即用除片内寻址外的高位地址的部分译码即用除片内寻址外的高位地址的一部分来译码产生片选信号。一部分来译码产生片选信号。 前例：前例： 4片片2K 8的存储芯片用全译码法构成的存储芯片用全译码法构成8k 8存储器，存储器，需要四个片选信号，因此只要用两需要四个片选信号，因此只要用两位地址线来译码产生。位地址线来译码产生。 由于寻址由于寻址8K 8存储器时末用到高位地址存储器时末用到高位地址A19A13，所以只要，所以只要A12=Al10，而无论，而无论 A19A13取何值，均选中第一片，只要取何值，均选中第一片，只要A12=0，A11=1，而，而无论无论A19A13取何值，均选中第二片，取何值，均选中第二片，。也就是。也就是说，说，8KRAM中的任一个存储单元，都对应有中的任一个存储单元，都对应有2（20-13）27个地址，这种一个存储单元出现多个个地址，这种一个存储单元出现多个地址的现象称地址重叠。地址的现象称地址重叠。 从地址分布来看，这从地址分布来看，这8KB存储器实际上占用存储器实际上占用了了CPU全部的空间全部的空间(1MB)。每片每片2K8的存储芯的存储芯片有片有1M4=256K的地址重叠区，如下图所示：的地址重叠区，如下图所示：令未用到的高位地址全为令未用到的高位地址全为0，这样确定的存储器，这样确定的存储器地址称为基本地址。地址称为基本地址。 0 1 2 38K 8bit8bit存储器存储器0000H07FFH0800H0FFFH1000H17FFH1800H1FFFH 0 1 2 31M 8bit8bit存储空间存储空间00000H007FFH00800H00FFFH01000H017FFH01800H01FFFH 0 1 2 300200H027FFH . . .2K2K2K2K2K2K2K2K8Kbit8Kbit.地址重叠区示意图地址重叠区示意图 本例中本例中8K8K 8 8存储器的基本地址即存储器的基本地址即0000000000H H007FFH007FFH。 部分译码法部分译码法较全译码法简单，但存在地址较全译码法简单，但存在地址重叠区。在实际应用中，存储芯片的片选信号重叠区。在实际应用中，存储芯片的片选信号可根据需要选择上述某种方法或几种方法并用。可根据需要选择上述某种方法或几种方法并用。 二、二、CPUCPU与主存储器的连接与主存储器的连接 1 1主存和主存和CPUCPU之间的硬连接之间的硬连接 主存与主存与CPUCPU的硬连接有三组连线：地址总的硬连接有三组连线：地址总线线(AB)(AB)、数据总线、数据总线(DB)(DB)和控制总线和控制总线(CB)(CB)，存储，存储器地址寄存器器地址寄存器(MAR)(MAR)和存储器数据寄存器和存储器数据寄存器(MDR)(MDR)是主存和是主存和CPUCPU之间的接口。之间的接口。 CPUMARMDR主存容量K字字长n位地址总线K位数据总线n位ReadWriteMFC2. DRAM与与CPU的连接的连接 SRAMSRAM或或ROMROM与与CPUCPU的连接都比较简单，而的连接都比较简单，而DRAMDRAM由于行、列地址复用一组引脚由于行、列地址复用一组引脚, ,所以需用所以需用多路转换器；在行地址中，又要能接人刷新地多路转换器；在行地址中，又要能接人刷新地址，因此也要有多路转换器。它与址，因此也要有多路转换器。它与CPUCPU间的接间的接口电路如图所示。口电路如图所示。 刷新计数器刷新多路器行/列多路器4161A7.A0RAS CAS WEDin DoutRA7RA0MA7MA0A7A0A15A8A15A0三、三、PCPC机的存储器组织机的存储器组织 数据总线一次能并行传送的位数称数据总线一次能并行传送的位数称为总线的数据通路宽度，常见的有为总线的数据通路宽度，常见的有8 8位、位、1616位、位、3232位、位、6464位位几种。但大多数主存储器几种。但大多数主存储器常采取字节编址，每次访存允许读写常采取字节编址，每次访存允许读写8 8位，位，以适应对字符类信息的处理。以适应对字符类信息的处理。 1 18 8位存储器接口位存储器接口 如果数据总线为如果数据总线为8 8位位( (如微机系统中的如微机系统中的PCPC总总线线) )，而主存按字节编址，则匹配关系比较简单。，而主存按字节编址，则匹配关系比较简单。 对于对于8 8位位( (或准或准1616位位) )的微处理器，典型的时的微处理器，典型的时序安排是占用序安排是占用4 4个个CPUCPU时钟周期，称为时钟周期，称为TlTlT4T4，构，构成一个总线周期，一个总线周期中读写成一个总线周期，一个总线周期中读写8 8位。位。 2.2.1616位存储器接口位存储器接口 对于对于16位的微处理器位的微处理器8086(或或80286)，在，在一个总线周期内可读写两个字节，即先送一个总线周期内可读写两个字节，即先送出偶地址，然后同时读写这个偶地址单元出偶地址，然后同时读写这个偶地址单元和随后的奇地址单元，用低和随后的奇地址单元，用低8位数据总线传位数据总线传送偶地址单元的数据，用高送偶地址单元的数据，用高8位数据总线传位数据总线传送奇地址单元的数据，这样读写的字送奇地址单元的数据，这样读写的字(16位位)被称为被称为规则字规则字。 如果读写的是如果读写的是非规则字非规则字，即是从奇地，即是从奇地址开始的字，这时需要安排两个总线周期才址开始的字，这时需要安排两个总线周期才能实现。能实现。 为了实现这样的传送、需要将存储器分为两为了实现这样的传送、需要将存储器分为两个存储体，如图所示。一个存储体的地址均为个存储体，如图所示。一个存储体的地址均为偶数，称为偶地址偶数，称为偶地址( (低字节低字节) )存储体，它与低存储体，它与低8 8位位数据线相连；另一个存储体的地址均为奇数，数据线相连；另一个存储体的地址均为奇数，称为奇地址称为奇地址( (高字节高字节) )存储体与高存储体与高8 8位数据线相位数据线相连。连。 80868086微处理器的地址线微处理器的地址线A A1919A A1 1同时送至两个同时送至两个存储体，存储体，/BHE(/BHE(高位存储体高位存储体) )和最低位地址线和最低位地址线A A0 0用来选择一个或两个存储体进行数据传送。用来选择一个或两个存储体进行数据传送。 80868086的存储器组织的存储器组织 BHE . . .00001H00003H00005HFFFFH奇存储体奇存储体 512KBD15D8 . . .00000H00002H00004HFFFEH偶存储体偶存储体 512KBD7D0A0A19A13.323.32位存储路接口位存储路接口 3232位微处理器的存储器系统由位微处理器的存储器系统由4 4个存储体组个存储体组成，每个存储体的存储空间为成，每个存储体的存储空间为1GB1GB，存储体选择，存储体选择通过选择信号通过选择信号/ /BEBE0 0、/BE/BE1 1、/BE/BE2 2、/BE/BE3 3实现。如实现。如果要传送一个果要传送一个3232位数，那么位数，那么4 4个存储体都被选中；个存储体都被选中；若要传送一个若要传送一个1616位数，则有位数，则有2 2个存储体个存储体( (通常是通常是/ /BEBE3 3和和/ /BEBE2 2或或/ /BEBE1 1和和/ /BEBE0 0) )被选中；若传送的是被选中；若传送的是8 8位数，只有一个存储体被选中。位数，只有一个存储体被选中。 存储体存储体 300000003HFFFFFFFFHD31D24BE3存储体存储体 200000002HFFFFFFFEHD23D16BE2存储体存储体 100000001HFFFFFFFDHD15D8BE1存储体存储体 000000000HFFFFFFFCHD7D0BE03232位微处理器的存储器组织位微处理器的存储器组织 4 46464位存储器接口位存储器接口 64位微处理器的存储系统由位微处理器的存储系统由8个存储体组个存储体组成，每个存储体的存储空间为成，每个存储体的存储空间为512MB(Pentium)或或8GB(Pentium Pro)，存储，存储体选择通过选择信号体选择通过选择信号BE7BE0实现。如果要传实现。如果要传送一个送一个64位数那么位数那么8个存储体都被选中；如个存储体都被选中；如果要传送一个果要传送一个32位数，那么位数，那么4个存储体都被选个存储体都被选中；若要传送一个中；若要传送一个16位数，则有位数，则有2个存储体被个存储体被选中；若传送的是选中；若传送的是8位数，只有一个存储体被位数，只有一个存储体被选中。选中。 pentium64位存储器32位存储器16位存储器8位存储器A31A3BE7BE0字节选择逻辑A2 BE3BE0A2 A1BHE BLEA2 A1 A064 64 位微处理器的存储器组织位微处理器的存储器组织
展开阅读全文