资源描述
课程教案首页No.28授课题目时序逻辑电路（二）教学单元学 时2 寸4 教学目标知识目标:时序逻辑电路的分析能力目标:会分析时序逻辑电路的逻辑功能。素质目标:培养学生逻辑思维能力。重 占难点时序逻辑电路的分析方法时序逻辑电路的分析方法教学方法启发式教授法能力训练（作业）教学体会授课班级授课时间及地 点年月日（星期）第节，楼室年月日（星期）第节，楼室年月日（星期）第节，楼室年月日（星期）第节，楼室年月日（星期）第节，楼室步骤一：复习提问基本RS触发器和同步RS触发器的逻辑功能(10分钟)步骤二：由于基本RS触发器和同步RS触发器的逻辑功能都不是边沿触发器，而是在CP=1期间输出翻转，这样变化比较大；而边沿触发器是上升沿或下降沿触发。(70分钟)一、JK触发器边沿触发的主从型JK触发器是目前功能最完善、使用较灵活和通用性较强的一种触发器。(1) 电路组成主从型JK触发器逻辑电路结构图。其中门广门4构成主触发器，输入通过一个非门和CP控制端相连。门5门8构成从触发器，从触发器直接与CP控制端相连。主触发器0端与门7的一个输入相连，。端和门8的一个输入相连，构成两条反馈线。(2) JK触发器的工作原理 CP=1期间：设输出现态齿1、J=1, K=0主触发器因CP=0被封锁，输出状态保持不变。从触发器由于CP=1被触发，其输出次态0n+l随着JK输入端的变化而改变。从触发器把CP=1时的状态记忆下来，在CP下跳沿到来时作为输入状态送入主触发器中。 CP下跳沿到来时：从触发器因CP=0被封锁，输出状态保持不变。主触发器由于CP=1被触发，其输出次态Qn+1随着输入端的变化而改变。显然JK触发器在CP下跳沿到来时输出状态发生改变，且此状态一直保持到下一个时钟脉冲下跳沿的到来。显然边沿触发的主从型JK触发器有效地抑制了“空翻”现象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间的对应关系为： J = 0, K=。时，触发器无论现态如何，次态Qn+l=Qn,保持功能； 当J=l, K = 0时，无论触发器现态如何，次态Qn+l = l,置1功能； 当J=0, K=1时，无论触发器现态如何，次态Qn+l=O；置0功能； 当J=l, K=1时，无论触发器现态如何，次态Qn+l=Qn,翻转功能。结论：JK不同时，输出次态总是随着J的变化而变化；JK均为。时，输出保持不变；JK均为1时，输出发生翻转。(3) JK触发器逻辑功能的描述 特征方程Qn+ =JQ +KQn 状态图 JK触发器功能真值表JKQah+l功能10000保持10011保持10100置“0”I0110置“0”1101置“1”011011置“1”11101翻转11 110翻转JK触发器时序波形图CP归纳JK触发器的特点: 边沿触发，即CP边沿到来时触发。具有置0、置1、保持、翻转四种功能，能够有效地抑制空翻现象。使用方便灵活，抗干扰能力极强,工作速度很高。二、D触发器PC当CP二0时，门3和门4的输出为1,使钟控RS触发器的状态维持不变。此时，门6的输出等于D,门5的输出等于D。归纳D触发器的特点:CP上升沿到来时触发，可有效地抑制空翻。 具有置0、置1两种功能，且输出跟随输入的变化。 使用方便灵活，抗干扰能力极强，工作速度很高。三、T触发器和P触发器1、T触发器把JK触发器的两输入端子J和K连在一起作为一个输入端子T时，即可构成一个T触发器。当T=1时，即户K=l,触发器具有翻转功能；当T=0,即J=K=0,触发器具有保持功能。显然T触发器只具有保持和翻转两种功能。2、T触发器让T触发器恒输入“1”时，显然只具有了一种功能一一翻转，此时T触发器就变成了 T 触发器。T触发器仅具有翻转一种功能。归纳：触发器是时序逻辑电路的基本单元。常用的有RS、JK和D触发器等。同一种功能的触发器,可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，也可以构成具有不同功能的各种类型触发器。四、计数器计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。分类：按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。计数器中的“数”是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模” O二进制计数器当时序逻辑电路的触发器位数为n,电路状态按二进制数的自然态序循环，经历2n个独立状态时,称此电路为二进制计数器。QiQ2计数脉冲cCPJCP FoKJCP F1KCP f2KCP f3K高位触发器的CP端应接低位的Q端。计数前，先在各触发器的 声 端加一置“0”负脉冲，使所有的触发器F0-F3全部处于“0”状态，即Q0二Q1二Q2二Q3二0,这种情况称计数器清“0”。已清“0”的所有计数器初始状态为“0” ,即计数器为“0000”状态。当第一个脉冲结束时，触发器F0由0变为1,即Q0由0变为1, 0由0变为1产生一正跳变，它对F1不起作用，这时计数器呈Q3Q2Q1Q0 =0001状态。当第二个脉冲结束时，触发器F0由1变为0,即Q0 = 0, q =1,由于Q0由1变为0产生负跳变，送至F1的输入端，于是F1由0变为1,并产生一正跳变，这个脉冲对F2不起作用，故计数器呈 Q3Q2QlQ0 = 0010 状态。当第三个计数脉冲结束时，触发器F0翻转为1,即Ql=l, g), F1F2F3都不翻转，计数器状态为 Q3Q2QlQ0=0011o第一位Q0每累计一个数，状态都要变一次；第二位Q1每累计两个数，状态变一次；第三位Q2每累计四个数，状态变一次；第四位Q3每累计八个数，状态变一次。每个触发器的脉冲的频率是低一位触发器输出脉冲频率的二分之一。所以，这种计数器也可作分频器使用。二进制加法计数器的工作波形图：123456789101112131415161 IIIIIIIIIIIIIIL0.Q2五、寄存器数码寄存器数码寄存器是存放二进制数码的电路。由于触发器具有记忆功能，因而它是数码寄存器电路的基本单元电路。D触发器是最简单的数码寄存器。在CP脉冲作用下，它能够寄存一位二进制代码。当D=0时，在CP脉冲作用下，将0寄存到D触发器中；当D=1时，在CP脉冲作用下，将1寄存到D触发器中。图16.5.1为由D触发器组成的四位数码寄存器，在存数指令脉冲CP作用下，输入端的并行四位数码将同时存到4个D触发器中，并由各触发器的Q端输出。当用触发器寄存数据时，除使用上述方法外，还可以使用触发器的异步置0端和异步置1端。例如，对低电平置0、置1的触发器，可在 三端和 Q南之间接一反相器，反相器输出端接触发器的端，魇发器的端与照11器输入端接在一起。这样，将需要寄存的数据从反相器输入端输入时，触发器就可立即寄存该数据。四位数码寄存器：DDD2D3步骤三：总结（10分钟）JK触发器在时钟脉冲CP下降沿到来时，其输出、输入端子之间的对应关系为: J=0, K=0时，触发器无论现态如何，次态Qn+l=Qn，保持功能； 当J=l, K=0时，无论触发器现态如何，次态Qn+l = l,置1功能； 当J=0, K=1时，无论触发器现态如何，次态Qn+l=0；置。功能； 当J=l, K=1时，无论触发器现态如何，次态Qn+l = Qn,翻转功能。D触发器的特点： CP上升沿到来时触发，可有效地抑制空翻。 具有置0、置1两种功能，且输出跟随输入的变化。 使用方便灵活，抗干扰能力极强，工作速度很高。
展开阅读全文