计算机组成原理存储器[共22页]

1.存储器一、单选题（题数 54，共7 ）1在下述存储器中，允许随机访问的存储器是（）。（1.2分） A、磁带 B 、磁盘 C 、磁鼓 D 、半导体存储器正确答案 D 2若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）。（1.2分） A、4×106字节/秒B、4M字节/秒 C、8×106字节/秒 D、8M字节/秒正确答案 C 3下列有关RAM和ROM得叙述中正确的是()。IRAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都是采用随机存取方式进行信息访问IIIRAM和ROM都可用做CacheIVRAM和ROM都需要进行刷新（1.2分） A、仅I和IIB、仅I和III C、仅I，II，III D、仅II，III，IV正确答案 A 4静态RAM利用（）。（1.2分） A、电容存储信息B、触发器存储信息 C、门电路存储信息 D、读电流存储信息正确答案 B 5关于计算机中存储容量单位的叙述，其中错误的是（）。（1.2分） A、最小的计量单位为位（bit），表示一位“0”或“1”B、最基本的计量单位是字节（Byte），一个字节等于8b C、一台计算机的编址单位、指令字长和数据字长都一样，且是字节的整数倍 D、主存容量为1KB，其含义是主存中能存放1024个字节的二进制信息正确答案 C 6若CPU的地址线为16根，则能够直接访问的存储区最大容量为（）。（1.2分） A、1MB、640K C、64K D、384K正确答案 C 7由2K×4的芯片组成容量为4KB的存储器需要()片这样的存储芯片。（1.2分） A、2B、4 C、8 D、16正确答案 B 8下面什么存储器是目前已被淘汰的存储器。（1.2分） A、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器正确答案 C 9下列几种存储器中，（）是易失性存储器。（1.2分） A、cacheB、EPROMC、FlashMemoryD 、 C D-ROM正确答案 A 10下面关于半导体存储器组织叙述中，错误的是什么。（1.2分）A、 存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成 C、一个存储单元有一个编号，就是存储单元地址 D、同一个存储器中，每个存储单元的宽度可以不同正确答案 D 11在主存和CPU之间增加Cache的目的是什么。（1.2分） A、扩大主存的容量B、增加CPU中通用寄存器的数量 C、解决CPU和主存之间的速度匹配 D、代替CPU中的寄存器工作正确答案 C 12下列关于闪存(FlashMemory)的叙述中，错误的是()。（1.2分） A、信息可读可写，并且读、写速度一样快B、存储元由MOS管组成，是一种半导体存储器 C、掉电后信息不丢失，是一种非易失性存储器 D、采用随机访问方式，可替代计算机外部存储器正确答案 A 13某一DRAM芯片其容量为16K×1，该芯片地址线与数据线的最小引脚数目应为()。（1.2分） A、8B、12 C、10 D、15正确答案 A 14在下列存储器中，存取时间的长短与信息所在的位置有关的是（）。（1.2分） A、主存B、高速缓存 C、磁带 D、固存正确答案 C 15若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是什么。（1.2分） A、10,4B、5,4 C、10,8 D、5,8正确答案 A 16在表示存储器容量时，1K×8表示（）（1.2分） A、有1000个存储单元，每个单元为8bitB、存储器中有8000个存储器单元 C、有1k个存储器单元，每个单元可存一个字节 D、访问时需要20位地址线正确答案 C 17已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应什么。（1.2分） A、小于11B、等于11 C、大于11 D、大于等于11正确答案 D 18某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是什么。（1.2分） A、00010001001101B、01000100011010 C、10100011111000 D、11010011101000正确答案 C 19一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中什么是正确的。（1.2分） A、在200ns内，存储器能向CPU提供256位二进制信息B、在200ns内，存储器能向CPU提供128位二进制信息 C、在50ns内，存储器能向CPU提供32位二进制信息 D、以上都不对正确答案 D 20主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址是什么。（1.2分） A、高速缓存地址B、虚拟地址 C、主存物理地址 D、磁盘地址正确答案 C 21地址总线A15(高位)A0(低位)，用4K×4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（）。（1.2分） A、A15A0B、A9A0 C、A11A0 D、A15A4正确答案 C 22假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。问主存地址为3000的单元的所在主存块对应Cache行号是什么。（1.2分） A、13B、26 C、29 D、58正确答案 C 23下列存储器中，（）速度最快。（1.2分） A、硬盘B、光盘 C、磁带 D、半导体存储器正确答案 D 24用1位奇偶校验能检测出1位错误的百分比为()。（1.2分） A、0%B、100% C、50% D、无法计算正确答案 B 25动态半导体存储器的特点是（）。（1.2分）A、在工作中存储器内容会产生变化B、每次读出后，需要根据原存内容重新写入一遍 C、每隔一定时间，需要根据原存内容重新写入一遍 D、在工作中需要动态地改变访存地址正确答案 C 26下列存储器中，CPU不能直接访问的是()。（1.2分） A、硬盘B、内存 C、 C ache D、寄存器正确答案 A 27需要定时刷新的半导体存储器芯片是什么。（1.2分） A、SRAM B 、 D RAM C、EPROM D、FlashMemory正确答案 B 28若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是什么。（1.2分） A、064K-1B、032K-1 C、064KB-1 D、032KB-1正确答案 A 29组相联映象和全相联映象通常适合于（）。（1.2分） A、小容量CacheB、大容量Cache C、小容量ROM D、大容量ROM正确答案 A 30表示主存容量，通常以（）为单位。（1.2分） A、数据块数B、字节数 C、扇区数 D、记录项数正确答案 B 31有一主存-cache层次的存储器，其主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位，采用直接映像方式，若主存地址为35301H，且CPU访问cache命中，则在cache的第什么(十进制表示)字块中(cache起始字块为第0字块)。（1.2分） A、152B、153 C、154 D、151正确答案 A 32下列各类存储器中，不采用随机存取方式的是（1.2分） A、EPROM B 、 C DROM C 、 D RAM D、SRAM正确答案 B 33一般来讲，直接映象常用在（）。（1.2分） A、小容量高速CacheB、大容量高速Cache C、小容量低速Cache D、大容量低速Cache正确答案 B 34在cache存储器系统中，当程序正在执行时，由什么完成地址变换。（1.2分） A、程序员B、硬件 C、硬件和软件 D、操作系统正确答案 B 35假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。（1.2分） A、0000HB、0001H C、0002H D、0003H正确答案 D 36假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为什么。（1.2分） A、4000HB、6000H C、8000H D、A000H正确答案 C 37计算机主存储器中存放信息的部件是（）（1.2分） A、地址寄存器B、读写线路 C、存储体 D、地址译码线路正确答案 C 38用海明码对长度为8位的数据进行检/纠错时,若能纠正一位错，则校验位数至少为()。（1.2分） A、2B、3 C、4 D、5正确答案 C 39以下关于校验码的叙述中，正确的是()。.校验码的码距必须大于2.校验码的码距越大，检.纠错能力越强.增加奇偶校验位的位数，可以提高奇偶校验的正确性.采用奇偶校验可检测出一位数据错误的位置并加以纠正.采用海明校验可检测出一位数据错误的位置并加以纠正.CRC码通过除法运算来建立数据和校验位之间的约定的。（1.2分） A、B、 C、 D、正确答案 B 40半导体静态存储器SRAM的存储原理是（）。（1.2分） A、依靠双稳态电路B、依靠定时刷新 C、依靠读后再生 D、信息不再变化正确答案 A 41某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用什么。（1.2分） A、RAMB、ROM C、RAM和ROM D、都不对正确答案 C 42假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是（）。（1.2分） A、01010011B、01100110 C、10110000 D、00110101正确答案 C 43计算机的存储器采用分级方式是为了什么。（1.2分） A、方便编程B、解决容量、速度、价格三者之间的矛盾 C、保存大量数据方便 D、操作方便正确答案 B 44动态存储器的特点是（）。（1.2分） A、工作中存储内容会产生变化B、 工作中需要动态改变访存地址 C、 工作中需要动态地改变供电电压D、 需要定期刷新每个存储单元中存储的信息正确答案 D 454片16K×8位的存储芯片可以设计成什么容量的存储器。.64K×8位.32K×4位.32K×16位.16K×32位（1.2分） A、B、 C、 D、正确答案 D 46 C PU可以直接访问的存储器是（）。（1.2分） A、光盘B、主存 C、磁盘 D、磁带正确答案 B 47高速缓冲存储器Cache一般采取（）。（1.2分） A、随机存取方式B、顺序存取方式 C、半顺序存取方式 D、只读不写方式正确答案 A 48在Cache和主存构成的两级存储器中，Cache的存储时间是100ns，主存的存储时间是1000ns，如果希望有郊存储时间不超过190ns，则cache的命中率至少是什么（1.2分） A、90%B、98% C、95% D、99%正确答案 A 49在大量数据传送过程中，常用且有效的检验法是()。（1.2分） A、海明码检验B、偶检验 C、奇检验 D 、 C RC正确答案 D 50列地址引脚复用的半导体存储器芯片是（）。（1.2分） A、SRAM B 、 D RAM C、EPROM D、FlashMemory正确答案 B 51存储器的随机访问方式是指（）。（1.2分） A、可随意访问存储器B、按随机文件访问存储器 C、可对存储器进行读出与写入 D、可按地址访问存储器任一编址单元，其访问时间相同且与地址无关正确答案 D 52在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为什么。（1.2分） A、全相联映射B、直接映射 C、组相联映射 D、混合映射正确答案 A 53 C PU可直接编程访问的存储器是（）。（1.2分） A、主存储器B、虚拟存储器 C、磁盘存储器 D、磁带存储器正确答案 A 54在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（）。（6.4分） A、寄存器主存cache辅存B、寄存器主存辅存cache C、寄存器cache辅存主存 D、寄存器cache主存辅存正确答案 D 二、判断题（题数 16，共1 ）1一般情况下，ROM和RAM在存储体中是统一编址的。（0.6分） 正确答案 2因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容。（0.6分） 正确答案 × 3双极型RAM不仅存取速度快，而且集成度高。（0.6分） 正确答案 × 4微机使用过程中，如果突然断电，RAM和ROM中保存的信息会全部丢失。（0.6分） 正确答案 × 5目前大多数个人计算机中可配置的内存容量仅受地址总线位数限制。（0.6分） 正确答案 × 6多体交叉存储器是为了解决由于主存太大，而将一个主存体分成多个独立存储体的一种技术。（0.6分） 正确答案 × 7动态RAM和静态RAM都是易失性半导体存储器。（0.6分） 正确答案 8因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新。（0.6分） 正确答案 × 9 C PU中通常都设置若干个寄存器，这些寄存器与主存统一编址。访问这些寄存器的指令格式与访问存储器是相同的。（0.6分） 正确答案 × 10计算机的内存由RAM和ROM两种半导体存储器组成。（0.6分） 正确答案 11多体交叉存储器主要解决扩充容量问题。（0.6分） 正确答案 × 12 C PU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。（0.6分） 正确答案 × 13半导体ROM是一种非易失性存储器。（0.6分） 正确答案 14同SRAM相比，由于DRAM需要刷新，所以功耗大。（0.6分） 正确答案 × 15存储器是计算机中的记忆设备，它只是用来存放程序。（0.6分） 正确答案 16在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的。（1.0分） 正确答案 三、简答题（题数 8，共1 ）1半导体存储器芯片的译码驱动方式有几种？（1.2分） 正确答案半导体存储器芯片的译码驱动方式有两种 线选法和重合法。线选法 地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法 地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。2存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？（1.2分） 正确答案存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 C ache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。3计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。（1.2分） 正确答案计算机中寄存器、Cache、主存、硬盘可以用于存储信息。按速度由高至低排序为 寄存器、Cache、主存、硬盘；按容量由小至大排序为 寄存器、Cache、主存、硬盘；按价格/位由高至低排序为 寄存器、Cache、主存、硬盘。4一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1s。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？（1.2分） 正确答案采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为 256×0.1s=25.6s采用分散刷新方式刷新间隔为 256×（0.1s+×0.1s）=51.2s采用异步刷新方式刷新间隔为:2ms5说明存取周期和存取时间的区别。（1.2分） 正确答案存取周期和存取时间的主要区别是 存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即 存取周期=存取时间+恢复时间6什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？（1.2分） 正确答案程序运行的局部性原理指 在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1)。存储系统中Cache主存层次采用了程序访问的局部性原理。7什么叫刷新？为什么要刷新？说明刷新有几种方法。（1.2分） 正确答案刷新 对DRAM定期进行的全部重写过程；刷新原因 因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种 集中式、分散式、异步式。集中式 在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。分散式 在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。异步式 是集中式和分散式的折衷。8什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？（1.6分） 正确答案存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒注意 字长32位，不是16位。（注 1ns=10-9s）四、其它（题数 24，共1 ）1设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？（0.4分） 正确答案主存和Cache按字节编址， C ache容量16KB=214B，地址共格式为14位，分为16KB/(4*32/8B)=210块，每块4*32/8=16B=24B，Cache地址格式为 C ache字块地址（10位）字块内地址（4位）主存容量1MB=220B，地址共格式为20位，分为1MB/(4*32/8B)=216块，每块24B，采用直接映射方式，主存字块标记为20-14=6位，主存地址格式为 主存字块标记（6位）Cache字块地址（10位）字块内地址（4位）主存地址为ABCDEH=10101011110011011110B，主存字块标记为101010，Cache字块地址为1111001101，字块内地址为1110，故该主存单元应映射到Cache的101010块的第1110字节，即第42块第14字节位置。或者在Cache的第11110011011110=3CDEH字节位置。2假设主存容量为2MB，Cache容量为4KB，每个字块为32个字，每个字16位。(1)Cache地址有多少位？可容纳多少块？(2)主存地址有多少位，可容纳多少块？(3)在直接映射方式下，主存的第几块映射到Cache中的第3块(设起始字块为第0块)？(4)画出直接映射方式下主存地址字段中各段的位数。（0.4分） 正确答案（1）Cache容量为4KB，块长为32*16位，Cache共有4K/(32*2)=212/26=26=64块， C ache字节地址12位，字节块内地址为6位，可容纳64块因此，Cache字节地址格式设计如下 C ache字块地址（6位）6（2）主存容量为2MB=221字节，主存地址共21位，共分2M/(32*2)=215块，(3)主存的第3、3+64、3+2*64。3+21564块映射在Cache的第3块。（4）主存字块标记为21-6-6=9位。直接映射方式下主存字节地址格式如下 主存字块标记（9位）Cache字块地址（6位）字块内地址（6位）3欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。（0.4分） 正确答案欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则 2k>=n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1， C 1=1B7B6B4B3B1=110111=1 C 2=1B7B5B4B2B1=110101=0 C 3=1B6B5B4=1001=0 C 4=1B3B2B1=1101=1故传送的汉明码为10100011101，若第6位(B5)出错，即接收的码字为10100111101，则P1=1C1B7B6B4B3B1=1110111=0P2=1C2B7B5B4B2B1=1011101=1P3=1C3B6B5B4=10011=1P4=1C4B3B2B1=11101=0P4P3P2P1=0110说明第6位出错，对第6位取反即完成纠错。4用4K×4位的EPROM存储器芯片组成一个16K×8位的半导体只读存储器，试问 （1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需要多少个这样的存储器芯片？（4）画出此存储器的组成框图？（0.4分） 正确答案5设主存容量为2MB，Cache容量为16KB，每字块有16个字，每字32位。(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)若Cache采用全相联映像，求出主存地址字段中各段的位数。(3)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。（0.4分） 正确答案主存地址位数21位cache的块数=16KB/(16*4B)=28块直接映像方式的字节地址格式 主存标志位(位数21-8-6=7位)Cache块号(位数8位)块内地址(位数为6位)全相连映像方式的字节地址格式 主存标志位(位数21-6=13位)块内地址(位数为6位)四路组相联地址格式 Cache的组数28/4=26主存标志位(位数21-6-6=9位)Cache组号(位数6位)块内地址(位数为6位)6一个组相连映射的CACHE由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。（0.4分） 正确答案cache组数 64/4=16，Cache容量为 64*128=213字，cache地址13位主存共分4096/16=256区，每区16块主存容量为 4096*128=219字，主存地址19位，地址格式如下 主存字块标记（8位）组地址（4位）字块内地址（7位）7用2K×4位的RAM存储器芯片组成一个8K×8位的半导体随机存储器，试问 （1）存储器地址线有多少条？（2）存储器数据线有多少条？（3）共需要多少个这样的存储器芯片？（4）哪几位地址线进行地址译码后和芯片片选线相连？（0.4分） 正确答案（1）13（2）8（3）8（4）A12A118已知cache命中率0.98，主存比cache慢倍，已知主存存取周期为200ns，求cahce主存系统的效率和平均访问时间。（0.4分） 正确答案ta=0.98*tc+0.02*tm=0.98*50+200*0.02=53nse=50ns/ta*100%=50/53*100%=94.33%9设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。（1）画出主存地址字段中各段的位数。（2）设Cache的初态为空，CPU依次从主存第0，1，2，89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？（0.4分） 正确答案（1）根据每字块有8个字，每字32位（4字节），得出主存地址字段中字块内地址为3+2=5位。根据Cache容量为16KB=214B，字块大小为8*32/8=32=25B，得Cache地址共14位，Cache共有2(14-5)=29块。根据四路组相联映射，Cache共分为29/22=27组。根据主存容量为4MB=222B，得主存地址共22位，主存字块标记为22-7-5=10位，故主存地址格式为 主存字块标记（10位）组地址（7位）字块内地址（5位）（2）由于每个字块中有8个字，而且初态为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU读第17号单元时均命中。同理，CPU读第8，16，88号时均未命中。可见，CPU在连续读90个字中共有12次未命中，而后8次循环读90个字全部命中，命中率为 (90*8-12)/(90*8)=0.983（3）设Cache的周期为t，则主存周期为6t，没有Cache的访问时间为6t*90*8，有Cache的访问时间为t（90*8-12）+6t*12，则有Cache和无Cache相比，速度提高的倍数为 (6t*90*8)/(90*8-12)t+6t*12-1=4.5410某信息为“0110010”，请编制其海明校验码(奇校验)，并给出步骤。（0.4分） 正确答案有效信息均为n=7位，校验位位数k=4位，（2k>=n+k+1），添加校验位为c1,c2,c4,c8,共11位则设海明码位置为:1234567891011c1c20c4110c8010则各小组C1:357911->01000->c1=0 C 2:3671011->01010->c2=1 C 4:567->110->c4=1C8:91011->010->c8=0所以按配奇的海明码为 0101110001011已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存存储器周期是多少？cache命中率是多少？（0.4分） 正确答案12某8位机采用单总线结构，地址总线16根（A15A0，A0为低位），数据总线8根（D7D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。主存地址空间分配如下 08191为系统程序区，由只读存储器芯片组成。819232767为用户程序区；最后（最大地址）2K字节地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片 ROM 8K×8位（控制端仅有R）RAM（静态） 16K×1位，2K×8位，4K×8位，8K×8位请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图。注意画选片逻辑（可选用门电路及38译码器74LS138）与CPU的连接，说明选哪些存储器芯片，选多少片？（0.4分） 正确答案13设CPU共有16根地址线，8根数据线，并用/MREQ低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片 ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求 （1）最小4K地址为系统程序区，409616383地址范围为用户程序区。（2）指出选用的存储芯片类型及数量。（3）详细画出片选逻辑。（0.4分） 正确答案（1）地址空间分配图 系统程序区（ROM共4KB） 0000H-0FFFH用户程序区（RAM共12KB） 1000H-3FFFH（2）选片 ROM 选择4K×4位芯片2片，位并联RAM 选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH)（3）各芯片二进制地址分配如下 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111C PU和存储器连接逻辑图及片选逻辑图略14设有一个直接映象方式的cache，其容量为8K字，每块内有为16个字，主存的容量是512K字，求(1)主存有多少个块？多少区？(2)该cache可容纳多少个块？Cache字地址有多少位？块号和块内地址各多少位？(3)主存的字地址有多少位？地址格式参数各多少位？(4)主存中的第i块映象到cache中哪一个块中？(5)将主存的第513块调入cache，则cache的块号为多少？它的块号标志为多少？(6)在上一步的基础上，送出的主存的字地址为04011H时，是否命中？（0.4分） 正确答案15设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。（0.4分） 正确答案这种芯片的引脚分配方案有两种 地址线=19根，数据线=1根；或地址线=18根，数据线=2根。16设主存容量为256K字，Cache容量为2K字，块长为4。（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。（0.4分） 正确答案（1）Cache容量为2K字，块长为4，Cache共有2K/4=211/22=29=512块， C ache字地址9位，字块内地址为2位因此，Cache地址格式设计如下 C ache字块地址（9位）字块内地址（2位）（2）主存容量为256K字=218字，主存地址共18位，共分256K/4=216块，主存字块标记为18-9-2=7位。直接映射方式下主存地址格式如下 主存字块标记（7位）Cache字块地址（9位）字块内地址（2位）（3）根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，主存字块标记为18-7-2=9位，主存地址格式设计如下 主存字块标记（9位）组地址（7位）字块内地址（2位）（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下 主存字块标记（16位）字块内地址（2位）（5）若存储字长为32位，存储器按字节寻址，则主存容量为256K*32/8=220B， C ache容量为2K*32/4=214B，块长为4*32/8=16B=24B，字块内地址为4位，在直接映射方式下，主存字块标记为20-9-4=7位，主存地址格式为 主存字块标记（7位）Cache字块地址（9位）字块内地址（4位）在四路组相联映射方式下，主存字块标记为20-7-4=9位，主存地址格式为 主存字块标记（9位）组地址（7位）字块内地址（4位）在全相联映射方式下，主存字块标记为20-4=16位，主存地址格式为 主存字块标记（16位）字块内地址（4位）17某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问 （1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？（0.4分） 正确答案（1）该机所允许的最大主存空间是 218×8位=256K×8位=256KB（2）模块板总数=256K×8/32K×8=8块（3）板内片数=32K×8位/4K×4位=8×2=16片（4）总片数=16片×8=128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出。地址格式分配如下 选择模板(3位)选择芯片(3位)片内地址选择(12位)18设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，E/W作读写命令信号（高电平为读，低电平为写）。现有8片8K×8位的RAM芯片与CPU相连，试回答 （1）用74138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？（0.4分） 正确答案（1）CPU与存储器芯片连接逻辑图图略（2）地址空间分配图 RAM0 0000H1FFFHRAM1 2000H3FFFHRAM2 4000H5FFFHRAM3 6000H7FFFHRAM4 8000H9FFFHRAM5 A000HBFFFHRAM6 C000HDFFFHRAM7 E000HFFFFH（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为 该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的，可能的情况有 1）该片的/CS端与/WE端错连或短路；2）该片的/CS端与CPU的/MREQ端错连或短路；3）该片的/CS端与地线错连或短路。（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。19已经接收到下列汉明码，分别写出它们所对应的欲传送代码。（1）1100000（按偶性配置）（2）1100010（按偶性配置）（0.4分） 正确答案20已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？（0.4分） 正确答案21已经接收到下列汉明码，分别写出它们所对应的欲传送代码。（1）1101001（按偶性配置）（2）0011001（按奇性配置）（0.4分） 正确答案22设存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行组织.若存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns,问 顺序存储器和交叉存储器带宽各是多少？（0.4分） 正确答案23假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？（0.4分） 正确答案 C ache被访问命中率为 4800/(4800+200)=24/25=96%则Cache-主存系统的平均访问时间为 ta=0.96*30ns+(1-0.96)*150ns=34.8ns C ache-主存系统的访问效率为 e=tc/ta*100%=30/34.8*100%=86.2%性能为原来的150ns/34.8ns=4.31倍，即提高了3.31倍。24某信息为“0110010”，请编制其海明校验码(偶校验)，并给出步骤。（0.8分） 正确答案有效信息均为n=7位，校验位位数k=4位，（2k>=n+k+1），添加校验位为c1,c2,c4,c8,共11位则设海明码位置为:1234567891011c1c20c4110c8010则各小组C1:357911->01000->c1=1 C 2:3671011->01010->c2=0 C 4:567->110->c4=0C8:91011->010->c8=1所以按偶配置的海明码为 10001101010