八位抢答器实验报告

电子线路设计性实验实验报告-八 位 抢 答 器实验人员：实现功能：1. 八位抢答器 2. 30秒倒计时 3. 主控制台控制清零与开始过程描述：主持人宣布开始抢答选手抢答显示器显示选手编号，并自动开始计时选手 30秒内回答问题时间到，提示灯亮起主控台清零抢答器并自动重置倒计时。功能模块：1.抢答器模块 2.时钟脉冲模块 3.倒计时模块 4.显示器模块重点难点：1.模块连接形成自动控制系统 2.倒计时模块到零截止 3.消除模块间的相互干扰模块介绍：1.倒计时模块（）元件：74LS192（两个） 4001（两个） 4081（一个） 74LS00（一个）电路图：原理： 74LS192（可预置十进制同步可逆计数器）管脚图 ： 15、1、10、9分别为置数输入端 3、2、6、7分别为输出端 5为计数向上，为加法计数脉冲输入端 4为计数向下，为减法计数脉冲输入端 11为置数端，低电平有效 14为清零端，高电平有效 12进位 13借位 功能表：4001（四2输入或非门）管脚图： 1,、2为输入端，3为输出端5、6为输入端，4为输出端8、9为输入端，10为输出端12、13为输入端,11为输出端功能：只要有1就是04081（四2输入与门）管脚图：1,、2为输入端，3为输出端5、6为输入端，4为输出端8、9为输入端，10为输出端12、13为输入端,11为输出端功能：只要有0就为074LS00（与非门）管脚图：1,、2为输入端，3为输出端4、5为输入端，6为输出端9、10为输入端，8为输出端12、13为输入端,11为输出端功能：只要有0就是1 做倒计时时，给74LS192计数向下输入端连续脉冲，使计数向上输入端置为高电平。本实验给定条件为30个数倒计时，所以给高位192置3，低位192置0。即高位的1、15置高电平，9、10置低电平；低位的1、9、10、15置低电平。然后将高位与低位的输出分别连接显示器。低位需要向高位借位，所以低位的12连接高位的4，当低位需要借位时，给高位的计数向下4一个脉冲，使高位自减。低位的4连接连续脉冲。高位与低位的11连接抢答器部分，11为低电平置数高电平开始自减，使抢答器开始抢答时给11一个高电平，两减法器开始工作，抢答器清零时给11一个低电平使减法器置数到30。由于本实验不需要清零，所以将清零管脚接低电平。置数后，给低位的管脚4一个连续脉冲，减法器开始工作。遇到的问题：1.在减到00的时候能够给蜂鸣器一个高电平使之工作。 2.需要在减法器减到00的时候维持在00，不会跳到99。 解决： 1.只有在减到00时，高位与低位的4个输出都为低电平，其余时候不都为低电平，所以应该接一个对高电平敏感的器件：所以用或非门（4001），只要有1就是0，只有全为0的时候才为1。分别把高位与低位的输出接入4001的输入，高位与低位的输出都是0时，4001的四个输出全为1。将4001的4个输出两两一组分别接与门（4081）的输入，只有4个输出都是1时，4081的两个输出才都是1，此时将4081的两个输出当一组输入再接入与门（4081），得到的输出即是：在高位与低位都达到0时才输出高电平，将这个得到的高电平连接蜂鸣器即可。2.解决第一个问题时，在减到00时得到了一个高电平，将此高电平接入或非门（4001），或非门（4001）的另一个输入接地。因为或非门（4001）的逻辑为只要有1就为0，在没有减到00时，或非门的两个输入都为0，输出是1。在减到00时输出为0。将或非门（4001）的输出作为与非门（74LS00）的输入，另一个输入连接脉冲，输出连接低位的计数向下管脚。因为与非门（74LS00）的功能为只要有0就为1，没有减到00时，与非门（74LS00）一端输入1，一端输入脉冲，输出也为脉冲。当减到00时，与非门（74LS00）一端输入0一端输入脉冲，所以输出1，不再继续给低位的4脉冲，减法器停止工作。新的问题：解决了上述问题后，将所得高电平连接蜂鸣器，但是此时问题又出现了，因为蜂鸣器会影响这个高电平的电位，使高电平变为低电平，从而使与非门（74LS00）继续输出脉冲，减法器从00变到99. 解决：为了解决上述问题，可以想办法将高电平与蜂鸣器隔断，将减到00所得高电平接入或非门（4001）的一端，或非门（4001）的另一端接地，因为或非门（4001）只要有1就是0，所以在减法器减到00时，或非门（4001）的输出为0，再将与非门（74LS00）两个口结合成一个口，这样就得到非门，将或非门（4001）的输出连接到与非门（74LS00）两个口结合成的一个口，即得到高电平，再将此高电平连接蜂鸣器，两个电路不会产生影响。2. 抢答器模块（） 首先大致将抢答电路分为：优先编码、锁存、译码显示三个部分，在查资料了解了相关芯片及功能后，我们最终选择了74LS148、74LS279、74LS48来实现，下面介绍电路图及其原理。抢答电路原理 当某一开关按下时，触发锁存的电路被触发，在输出端产生相应的开关电平信息。同时为了防止其他开关随后触发而产生紊乱，让最优先产生的输出电平返回来将触发锁存器的电路锁定。若当有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果只能是它们中的任一个产生有效输出，即达到有限判断的效果。 该电路完成两个主要功能：一是分辨出选手按键的先后，并优先锁存抢答者的编号，同时经加法器，最后经过译码显示电路显示编号；二是禁止其他选手按键操作。 工作过程：开关S置于“清除”端时，RS触发器的端均为0，5个触发器输出置0，使74LS148的=0，使之处于工作状态。当开关S处于“开始”时，抢答器处于等待工作状态，当有选手将键按下（如按下S5），74LS48的输出=010,=0，经RS锁存后，2Q=1,=1，74LS48处于工作状态，5Q4Q3Q=101，且1Q=0，经译码显示为5，此外，2Q=1，使74LS148的=1，处于禁止状态，封锁其他按键的输入，当按键松开即按下时，74LS148的=1，此时由于仍有2Q=1，使ST=1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置于“清除”，然后再进行下一轮抢答。若按下S0，经RS锁存器后，1Q=1,74LS148的输出，=0，经RS锁存后，2Q=1，=1，74LS48处于工作状态，5Q4Q3Q=000，且1Q=1，所以经译码器显示为“8”。保证抢答者的优先性与上述类似。优先判决器 优先判决器主要是由74LS148集成优先编码器等组成。该编码器有8个信号输入端，3个二进制码输入端，选通输入端,选通输出端和扩展端。其功能表如下图所示。从功能表中可以看出，当=0时，编码器工作，而当=1时，则不论8个输入端为何种状态，输出端均为1，且端和端为1，编码器处于非工作状态，这种情况被称为输入低电平有效。锁存器 74LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R和S两个输入和一个输出端Q。当S输入低电平（0）时，输出Q为低电平（0）；当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）；当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。 SR锁存器是该设计中保证多个开关先后触发，而不发生紊乱的重要部分，下图为用与非门组成的SR锁存器特性表。译码显示器74LS48是输出高电平有效的译码器，其真值表如下： 由真值表可获知7448所具有的逻辑功能：7段译码功能在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平。 以上是我们原始的电路和设计思想，但在连接电路实现功能的过程中遇到一些问题。存在问题1：由于没有完全了解74LS279的原理，只是在测试芯片的时候发现它的1S1端和1S2端、3S1端和3S2端功能是一样的，就任选其一连接，另一空置。但出现的结果是显示数字紊乱且毫无规律，这个状况持续了两周多。解决办法1：由于不清楚问题出在锁存还是编码，只能逐个排查。过程中，我们的“竞争对手”还友好地向我们提出了建议，建议用74LS47来替代74LS48，在我们深入考虑和共同商讨后认为，74LS47是集电极开路输出，驱动数码管，适合驱动共阳极数码管；74LS48的输出，是高低电平，可驱动共阴极数码管。而我们的实验箱是共阴极数码管显示，所以我们最终还是选用74LS48。经过不懈努力，我们终于发现问题所在，将1S2和3S2空置端连接在一起共同接高电平，最终妥善解决。尽管数字能够正常输出显示了，但依然有问题存在。问题2：我们做的是07，要求是18，所以还需要对电路进行改进。解决2：加一个加法器。为了提高加法器的运算速度，所以应尽量减少或除去由于进位信号逐级传递所花费的时间，使各位的进位直接由加数和被加数来决定，而无须依赖低位进位，因而我们选择超前进位的四位全加器74LS283。 以下是工作原理和功能表：加法器74LS283是四位二进制超前进位全加器，其真值表如下： 逻辑说明：Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si，向相邻高位进位数为Ci。74LS283上有两组数据输入端Ai,Bi和进位信号输入端Ci-1，求和信号、进位信号分别由Si及Ci输出。图中输入端Ai接一个逻辑开关，输入端Bi接另一个逻辑开关，Ci-1接一个逻辑开关。 按照以上所述原理，我们将74LS283接入电路中，接在279和48之间，但问题总是如影随形。问题3：显示数字出现异常，只能显示奇数或者偶数了。解决3：反复查验器材并没有问题，于是我们研究测试芯片，发现如果管脚空着不接的话，相当于接入高电平，而我们需要的是低电平，发现这一点后，我们重新连接电路，把所有空着的管脚全部接地，终于出现了顺序正常的18。 这是我们自己设计画出来的最终版完整抢答部分电路图。尽管非常遗憾最后没有时间把电路焊上，尽管从理论到实践苦多于甜，尽管遇到很多问题，可以说是困难重重，但可喜的是最终都得到了解决。我们这几周的辛苦并没有白白浪费，从不断发现问题，解决问题的过程中学到了很多，动手实践使我们的知识不再是纸上谈兵，团队合作、互相默契融洽的配合换来最终完美的成果。成功的道路是曲折的，需要挥洒汗水，需要付出心血，但成果让人无比幸福。 最后，由衷感谢来自队友和对手的帮助！3. 数字抢答器模块（） 抢答开始后，若有参赛成员进行抢答，显示器上就要显示对应选手的编号（18），且抢答倒计时用显示器显示，倒计时结束后蜂鸣器发出声响。考虑到实验成本、操作方便、能够运用所学知识，我组成员讨论后优先选用译码显示电路，即运用74LS48芯片译码，将参赛队的输入信号在显示器上输出，通过定时电路和译码电路将秒脉冲产生的信号在七段数码管LED显示器上输出实现计时功能。查找了74LS48的引脚图AD为输入，为二进制编码；ag为输出，分别接数码管的引脚。实验中遇到的问题：1.不清楚LT,BI/RBO,RBI分别代表什么？解决方案：经过查找资料及试验后发现只要将它们接高电平就能让数码管显示。2.74LS48的ag输出与LED数码管引脚如何对应？解决方案：在数字电路实验箱发现显示器下方有九个孔，分别标着a,b,c,d,e,f,g,p,com。查询资料，数码管分为共阴极和共阳极，而com就是接地或者接+5v，经试验，我们使用的数码管为共阴极，com需接地。p孔代表着小数点，可不用。af与驱动芯片对应连接。在数字电路实验箱上将74LS48与显示器下方各对应连接好就能实现显示，通过该步骤我们发现数码管十个引脚中有两个接地端，只需连接其中一个。最后，将数码管置于数字电路实验箱上，将任一引脚连接+5v，接地的一导线对每个引脚进行试验，发现数码管引脚3和8为接地端。接着发现对应关系如下图：到此，显示部分完成。总结： 至此实验已经全部结束，我们在实验中学到的不仅仅是实验技巧，更多的是遇到问题，如何去思考并去解决问题的能力。感谢老师们在试验中给予的各种帮助和指导。分数分布：