数字四路抢答器毕业论文

I目 录 一、引言一、引言.1二、二、 概述概述.2三、三、 抢答器的设计任务与要求抢答器的设计任务与要求.2四、抢答器的组成四、抢答器的组成.3五、抢答器的设计原理分析五、抢答器的设计原理分析.4（一）数字抢答器设计整体电路图.4(二)数字抢答器设计原理 .6六、六、 单元设计电路单元设计电路.6（一）抢答器电路.6（二）计时电路.8（三）报警电路.101、电路实现功能.102、原理分析.11七、结论七、结论.11参考文献参考文献.121抢答器设计抢答器设计摘摘 要要：抢答器很广泛的用于电视台、商业机构及学校，为竞赛增添了刺激性、娱乐性，在一定程上丰富了人们的业余生活。本文介绍一种数字式抢答器，能使四个队同时参加抢答,赛场中设有 1 个裁判台，4 个参赛台，分别为 A 号、B 号、C 号、D 号参赛台.抢答操作方便，在很多的场所都可以使用，并且给人的视觉效果非常好。数字抢答器由抢答电路,定时电路,报警电路,时序电路组成。优先编码电路,锁存器,译码电路将参赛选手的输入信号在显示器上输，通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,用控制电路和报警电路实现报警功能。以上几部分组成主体电路，从而构成数字抢答器。关键词：关键词：抢答电路；定时电路；报警电路一、引言 当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，智力竞赛是一种生动活泼的教育方式，通过抢答和必答两种答题方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。那么也就必然离不开抢答器，而现在的抢答器朝着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场本文设计的抢答器，电路简单，成本较低，操作方便，灵敏可靠，具有较高的推广价值。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。抢答器在竞赛中有很大用处,它能准确、公正、直观地判断出第 1 抢答者。通过抢答器的指示灯显示、数码显示和警示蜂鸣等手段指示出第 1 抢答者。本文详细介绍了抢答器的设计方案及功能。本文共分为三章，第一章是对抢答器的概述；第二章介绍了抢答器的设计原理；第三章则是对各单元电路的介绍。2二、 概述 现今抢答器广泛用于电视台、商业机构及学校，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。但市面上所售抢答器价格一般较贵且多为小规模集成电路构成,其性能单一，工作起来不够理想。因此，提高抢答器的性能，使其具有更强的功能,使用可靠方便已为抢答器发展的一个方向。随着集成技术和计算机技术的发展，单片机作为其中一个分支亦于 20 世纪 80 年代以来获得了飞速发展，各种新品不断涌现，使单片机的应用更加深入，灵活性也大大增强。使得抢答器具有结构简单、功能强大、可靠性好、实用性强的特点。 实现抢答器功能的方式有多种，传统的抢答器一般采用早期的模拟电路、数字电路或模数混合电路，功能单一。近年来随着科技的飞速发展，单片机、CPLD、PLC 的应用不断地走向深入，同时带动传统的控制检测技术的不断更新。于是出现了电子抢答器和电脑抢答器之分。电子抢答器是一个硬件设备，也就是采用早期的模拟电路、数字电路或模数混合电路实现的。这种传统的仪器设备，主要包括抢答器、抢答按扭、组别显示屏、计时显示屏、记分控制仪、记分显示屏等设备。其一般具有抢答、试题计时（含必答题、见风险题等其他非抢答题型） 、各组各选手记分等功能。 功能实现比较单一，而且使用电子抢答器进行抢答的违例判断，还是靠主持人进行操作，有很大的人为因素。 电脑抢答器是是由抢答主机、抢答按钮和一套知识竞赛软件组成的且需要借助电脑、投影机等多媒体设备辅助完成的更先进的知识竞赛成套设备。它的核心是软件程序，这个程序可以有无限的变化，实现用户的各种竞赛要求，硬件设备对它来说只是一个附属。其功能包括抢答功能、试题计时功能（包含必答题、风险题等其他非抢答题型） 、各组各选手记分功能外，还增加如自动出题系统、自动记分排名系统、现场企业宣传、领导讲话等多个环节。它有比较完善的知识竞赛计分计时抢答系统，运用互动式多媒体技术，通过投影仪大屏幕或电视在现场播放，给观众强烈的视听感受，凝聚竞赛现场气氛。可以显示参赛队、显示题目、显示排行榜、显示竞赛单位的各种图文资料，尤其如果用户有图片题和视频音频题。电脑抢答器提供了三种抢答方式判断，利用电脑控制，进行违例判别。杜绝了人为因素的干扰，消除了抢答争议，充分体现了公正公平原则。运用计算机，实现知识竞赛多媒体演示，具有结构简单、功能强大、可靠性好、实用性强的特点是今后抢答器发展的一个大方向。三、 抢答器的设计任务与要求1抢答器同时供 4 名选手或 4 个代表队比赛，分别用 4 个按钮 A、B、C、D 表示。32. 设置一个系统清除和抢答控制开关 S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即当选手按动按钮，锁存相应的编号，并在 LED 数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4. 抢答器具有定时抢答功能。当主持人启动“开始”键后，定时器进行计时. 5. 参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编号，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时抢答器上显示 00。四、抢答器的组成 抢答器主要由抢答开关、优先编码电路、锁存电路、抢答号码显示译码电路、控制开关、时序控制电路、警报电路、定时电路、时间显示译码电路组成。其构成框图如图（1）：抢答开关优先编码电路锁存电路抢答号码显示译码电路控制开关时序控制电路警报电路定时电路时间显示译码电路4五、抢答器的设计原理分析（一）数字抢答器设计整体电路图56(二)数字抢答器设计原理 由图（）原理图可知其工作原理为：接通电源后，主持人宣布开始同时按下按键开关 S 抢答器工作。74LS175 的、输出高电平,可逆加减计数器 74LS192 的 CLR 端输入为低电平，1QQ2Q3Q4因此计数器开始从 00 做加法计数,记时器计时、指示灯不亮。选手在 60 秒内抢答，当有人抢答时，74LS192 的非输出端为低电平，这个低电平与时钟脉冲经过与非门 U2A 形成一个上升沿脉冲作为 74LS175 CLK 的输入脉冲。因为 74LS175 是下降沿触发的，当 CLK 输入为上升沿的脉冲时输入被锁定，故按下复位之外的任何的按键都将不会发生电路状态的变化，达到了锁定选手编号的功能目标，同时指示灯 X1 亮，指示灯亮禁止二次抢答。如果在 60 秒内无人抢答，计数器 74LS192 的 OB、OC 端都为高电平，经过与非门 U9A 输出为低电平，这个低电平与时钟脉冲经过与门 U11A 输出为低电平使计时器停止工作，此次抢答无效，指示灯 X1 亮。 当主持人再次按下 S 后 74LS175 CLK 端输入为低电平，由于 CLR 是清零端，且是低电平有效 ，实现清零功能；经过一个非门 U8A，可逆加减计数器 74LS192 的 CLR 端输入高电平，由于 74LS192 的 CLR 为清零端，且高电平有效，使计数器 74LS192 处于清零状态，此时数码管的显示为 0。 40 秒提示：计时器到 40 时，发光指示灯会闪烁一下，扬声器会发出一次声音，这是因为信号延迟造成的：计时器到 40 前，计数器的十位显示 3，此时输入与非门 U9A 的信号为 01，当计数器到 40 时，输入与非门 U9A 的信号为 10，因为信号的延迟使输入与非门 U9A 的信号为 11，与非门 U9A 的输出信号为低电平 0，这个低电平 0 与 U1A 输出的低电平 0 经过与非门 U6A，与非门 U6A 输出就为高电平 1，从而使指示灯 X1 发光，扬声器发出声音。六、 单元设计电路 （一）抢答器电路该电路完成两个功能：一是分辨出各选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；同时禁止其他选手抢答，抢答无效。其电路图如图（3）。 7 其工作原理如下： 电路接通后，按下清零键 S 后 74LS175 CLK 端输入为低电平，由于 CLR 是清零端，且是低电平有效 ，实现清零功能，数码管上显示为 0。 再次按下复位按键 S，、输出高电平。电路进入准备状态。这时，假设有按键 A1QQ2Q3Q4被按下，4D 的输出 4Q 将由低变成高电平，使 4Q 输输出为高电平经过或门 U3A 驱动数码管使数码管上显示为 1（选手 A 的编号），同时使(4Q 非)输出为低电平经过与门 U4A 输出为低电平，这个低电平与时Q4钟脉冲经过与非门 U2A 形成一个上升沿脉冲作为 74LS175 CLK 的输入脉冲。因为 74LS175 是下降沿触发8的，当 CLK 输入为上升沿的脉冲时输入被锁定，故按下除了复位之外的任何的按键都将不会发生电路状态的变化，达到了既定的功能目标。假设有按键 B 被按下，3D 的输出 3Q 将由低变成高电平，使 3Q 输输出为高电平经过或门 U1A 驱动数码管使数码管上显示为 2（选手 B 的编号），同时使(3Q 非)输出为低Q3电平经过与门 U4A 输出为低电平，这个低电平与时钟脉冲经过与非门 U2A 形成一个上升沿脉冲作为74LS175 CLK 的输入脉冲。达到锁存编号 2 的目的。假设有按键 C 被按下，2D 的输出 2Q 将由低变成高电平，使 2Q 输输出为高电平经过或门 U1A 驱动数码管使数码管上显示 3（选手 C 的编号），同时使(2QQ2非)输出为低电平经过与门 U4A 输出为低电平，这个低电平与时钟脉冲经过与非门 U2A 形成一个上升沿脉冲作为 74LS175 CLK 的输入脉冲。达到锁存编号 3 的目的。假设有按键 D 被按下，1D 的输出 1Q 将由低变成高电平，使 1Q 输输出为高电平驱动数码管使数码管上显示 4（选手 D 的编号），同时使(1Q 非)输Q1出为低电平经过与门 U4A 输出为低电平，这个低电平与时钟脉冲经过与非门 U2A 形成一个上升沿脉冲作为 74LS175 CLK 的输入脉冲。达到锁存编号 4 的目的。 （二）计时电路 该电路完成两个功能：一是进行计时，二是设定计时时间为 60 秒（脉冲信号的频率为 1Hz）。 其电路图如图（4）：9其工作原理如下：当主持人按下清零按钮 S 时，经过一个非门 U8A，可逆加减计数器 74LS192 的 CLR 端输入高电平，由于 74LS192 的 CLR 为清零端，且高电平有效，使计数器 74LS192 处于清零状态，此时数码管上显示为 0。当 LOAD 置 1 时，时钟脉冲由 UP 端接入，且 DOWN 输入高电平时 74LS192 处于加法计数状态。再次按下复位开关 S 是，经过一个非门 U8A，可逆加减计数器 74LS192 的 CLR 端输入为低电平，因此计数器开始从 00 做加法计数，频率为 1 秒。CO 是进位端与另一个 74LS192 的时钟脉冲 UP 端相连，当计数到十时给另一个 74LS192 的时钟脉冲 UP 端一个进位脉冲，进行十位上的计数。当十位上的计数达到 6 即输出端为0110 时（规定时间内无人抢答），OB、OC 端都为高电平，经过与非门 U9A 输出为低电平，这个低电平与时钟脉冲经过与门 U11A 输出为低电平使计时器停止工作，此次抢答无效。当有人抢答时10（三）报警电路 由 555 定时器和三极管构成的报警电路如图 4 所示。其中 555 构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管推动扬声器。PR 为控制信号，当 PR 为高电平时，多谐振荡器工作，反之，电路停振。 报警电路图如图（）：1、电路实现功能此抢答电路模块是由单稳态触发电路来实现报警电路的控制信号,用 555 定时器构成多谐振荡器,再用一个三极管(3DG12)组成一个放大电路，以此来驱动喇叭工作。先做整点报时电路,只要定时信号到来, 555 单稳态电路触发,555 多谐振荡电路产生振荡信号输入 3DG12 基极,在发射极得到的放大信号推动喇叭工作；其他的时间控制报警电路处于稳态,不会报警。112、原理分析接通电源 Vcc 后，电容 C2 通过 R1,R2 进行充电，当电容电压大于等于的电源电压时，555 定时器32组成的多谐振荡器电路进入一个暂稳态。随着电容 C2 的放电，电容两端的电压随之下降。当电容电压下降到小于等于的时候电路又返回到前一个暂稳态。因此，电容 C2 上的电压将在和的电源电压之313231间来回充电和放电，从而时电路产生了震荡，输出矩形脉冲信号。该脉冲信号经过 1 千欧的限流电阻（防止电流过大损坏喇叭）通过三极管放大推动扬声器发出声响。R5 为发射极电阻，C1 是发射极电阻旁路电容器，提供交流信号的通道，减小信号放大过程中的损耗，使交流信号不因 R4 存在而降低放大功能。七、结论 本论文目的是对自己在大学的所学进行一次总结。这个课题包含了数字抢答器电路、定时电路、报警电路、时序控制电路这四个部分。要求熟悉编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路，分析与设计时序控制电路。这对我来说是一个考验，也可以说是一次挑战自己的机会，可以认清自己到底学会了多少。虽然我的设计还不成熟，略显简单，但在整个设计过程中使我对专业知识有了更加深入的学习，收益颇多。12参考文献1 邓木生：电子技能训练M，机械工业出版社，2006 年版。2 任为民：电子技术基础课程设计M，中央广播电视大学出版社，2006 年版。3 任为民：数字电子电路学习和实验指导M，机械工业出版社，2006 年版。4 杨志中：数字电子技术M，高等教育出版社，2003 年版。5 王有春：电脑电子报抢答器专刊J，四川: 科学技术出版社，2002 年版。6 张志锐：数字电路设计与实用电路M，广州：华南理工大学出版社，1989 年版。7 朱承高：数字电子技术手册M，北京：高等教育出版社，1990 年版。8 王新贤：集成电路速查手册M， 湖南，国防科技大学出版社，1999 年版。 9 谢自美：电子线路设计、实验、测试 M，华中理工出版社，2000 年版。10 刘征宇：韦立华，最新 74 系列 IC 特性手册 M，福建科学技术出版，2002 年版。