毕业设计（论文）基于FPGA的失真度测试仪

西南交通大学本科毕业设计（论文） 第 I 页基于 FPGA 的失真度测试仪字摘 要在电子工程的设计和应用中，信号无论在开路传输或闭路传输过程中都受到环境、传输网络的工作状态和应用元器件参数变化的影响使其或多或少的改变了原有信号的性质，这种变化就是所谓的信号畸变现象，通常叫做失真。信号的失真分为三种:频率失真，相位失真和波形失真。波形失真又称非线性失真，它是由放大电路的非线性引起的，非线性失真又包括谐波失真和互调失真。通过非线性失真测试可以考察传输网络的失真性质，有利于改进传输网络的性质。因此在信息产生，传递，接受过程中，必须认真分析处理好失真问题。各种非线性失真测试仪在电力、电子、通信领域中得到广泛应用。常用的失真度检测仪器按测量原理大致可分为二大类:基波剔除法和频谱分析法。一般模拟式的测量仪采用基波剔除法，其缺点是需要提供未失真的基波信号而且其低频测量精度低。频谱分析法是用频率分析仪测量各次谐波的方法计算出波形失真度，但采用此种方法的仪器价格较昂贵。随着微型计算机、单片机尤其是数字处理芯片 DSP 的发展与应用，本文提出了一种基于DSP 芯片的采用快速傅立叶变换(FFT)算法，计算出信号基波及各次谐波的电压有效值，从而根据失真度计算公式计算失真度的测量方法。论文首先介绍国内外传统失真度分析仪的测量方法及应用前景，然后对几种测量方案进行比较并选择较好方案，然后进一步阐述并分析该方案的硬件实现和软件实现及其 matlba 仿真结果，接着对该方案的软硬件测量误差进行分析，最后是全文的总结。关键词：FFT； FPGA； 失真度 西南交通大学本科毕业设计（论文） 第 II 页AbstractIn the design and application of electronic engineering， both in open circuit and in closed circuit， signal is certainly affected by environment， the status of the transport network and the change of parameters of the component applied. Then the characters of useful information will be changed more or less and the change is generally called as distortion， namely so-called signal distortion. Signal distortion includes three kinds of distortion: frequency，phase and waveform .The waveform distortion ic caused by the nonlinearity of the amplifier circuits it is often called as nonlinearity distortion. The nonlinearity distortion also include harmonic distortion and intermodulation distortion.We can test the charater of the transport newtok by detecting the nonlinear distortion and this is useufl to improve the character of the newtork. In the generation，transport and reception of singal，we must careuflly analyze and handle distortion. Kinds of nonlinear distortion meters have been widely used in many fields such as electronies，electricity and communication，and so on.The distortion meters used in common generally be divide in tow kinds as the method of theory of test. They are the method of suppressed first frequency and the method of frequeney table analysis. Most of analog distortion meters apply the method of suppressed fisrt frequency. But the disadvantages are need to suppply the first frequency and the lower test precision of the low frequency.The method of analysis frequency table is using the meter of frequency table to test all kinds of frequency and then calculate the distortion of the wave. But the meter of analysis frequency tbale is more expensive.As the development of micro-computer and singlechip，especially the DSP chip ，The paper advance a method of measure the disotrtion of sine singal，which is using the DSP chip to carry out the FFT to get the magnitude of all kinds of frequency then using the formula calculate the distortion. The paper fisrt introduce the measure method of generally diostrtion meter of internal and overseas and the application of the meter and secondly compare several measure mehtods，then choose the best method and expound how to carry out this measure method in hardware and sotfware. Using matlab emulate the method and show the result. At the last give the erro analysis of hardware and software during the measurement and the summarize. Keywords: FFT ；FPGA； distortion. 西南交通大学本科毕业设计（论文） 第 III 页目 录摘 要.IVABSTRACT.V第 1 章 绪 论.11.1 本论文的背景和意义.11.2 失真度测试仪介绍.11.3 失真度测试仪的发展状况.11.4 技术指标.1第 2 章 软件工具介绍.22.1 FPGA 基本知识.22.1.1 FPGA 的基本结构简介.22.1.1 FPGA 的设计流程.22.2 QUARTUS II 基本知识.22.2.1 Quaturs II 的优点功能简介.22.2.2 Quaturs II 设计流程.22.3现代 DSP 技术简介.22.3.1现代 DSP 实现方案及设计流程概述.22.3.2 基于 FPGA 的 DSP 设计.22.4 PROTEL DXP 简介.2第 3 章 方案设计.23.1 提出方案.13.2 方案选择.13.3 系统整体设计思路.13.4 A/D 转换电路.13.4.1 FPGA 的基本结构简介.23.4.2 FPGA 的设计流程.23.4.3 FPGA 的基本结构简介.23.5 FPGA 软件部分设计.13.5.1 快速傅里叶变换（FFT）.23.5.2 利用 FFT 进行频谱分析.23.5.3 FIFO 存储单元在 FFT 算法中的应用.2 西南交通大学本科毕业设计（论文） 第 IV 页3.5.4 FFT 输入控制信号.23.5.5 基波幅值参数和各次谐波复制参数的提取.23.5.6 失真度计算.23.6 LCD 显示电路设计.13.6.1 HB240128M1A 显示器的特色.23.6.2 HB240128M1A 显示器硬件接口.23.7 整体电路设计.13.8 本章小结.1第 4 章 实物完成情况.14.1 A/D 板完成情况.14.2 LCD 完成情况.14.3 整体电路板完成情况.14.4 FPGA 完成情况.14.5 本章小结.1第 5 章 失真度测量误差分析.15.1 A/D 测量误差.15.2 运算过程中有限字长效应造成的误差.15.3 混迭效应和频谱泄漏造成的误差.15.4 基波测量误差.15.5 本章小结.1第 6 章 总结.2第 2 章 软件工具介绍.2结 论.5致 谢.6参考文献.7附 录 1 标题.8附 录 2 标题.9 西南交通大学本科毕业设计（论文） 第 1 页 第 1 章 绪 论1.1 课题意义在电子工程的设计和应用中，信号无论在开路传输或闭环传输过程中都会受到环境、传输网络的工作状态和应用元件参数变化的影响，其或多或少的改变了原始信号的性质，这种变化就是所谓的信号畸变现象，通常叫做失真。失真度是无线电信号的一个重要参数。在无线电计量测试中，许多参数的准确测量都涉及失真度测量问题。例如：在检定电压表、功率表和交流数字式电压表时，为了减小不同检波式仪表的波形误差、提高检定的准确度，就必须减小信号源的失真。其次通过非线性失真测试还可以考察传输网络的失真性质，有利于改进传输网络的性质。因此在信息产生、传递、接受过程中，必须认真分析处理好失真问题，并且在低频和超低频的标准波形的测试和计量中，在电力系统以及其他要求检测信号波形纯正性时，如振动信号、电力系统信号和工业控制中的激励信号和输出信号的波形纯正性的检测中，均需要检测波形的失真度。因此认真分析并处理好失真度问题是非常重要的。1.2 失真度测试仪介绍失真度表征一个信号偏离纯正弦信号的程度.失真度定义为信号中全部谐波分量的能量与基波能量之比的平方根值。如果负载与信号频率无关，则信号的失真度也可以定义为全部谐波电压的有效值与基波电压的有效值之比并以百分数表示即22223111.100%nUUUpprpU式中：r 为失真度；p 为信号总功率；P1 为基波信号功率；U1 为基波电压的有效值；U1Un 为谐波电压的有效值。 目前测量失真度的仪器根据测量原理大致可以分为两大类：基波剔除法和频谱分析法。一般模拟式的失真度测试仪都采用基波剔除法，此类失真度测试仪所能测量的最低频率为 2Hz。但是此类失真度测量仪一般需要提供基波信号或未失真的信号，而且误差较大，尤其对低失真度的测量精度很低。第二类失真度测量方法为频谱分析法。这类方法用频率分析仪测量各次谐波的方法计算出波形失真度，它可以测量出测信号中的 1-10 次谐波分量，采用该方法较好的解决了超低频率失真度的测量问题，它一般用于失真度较小的场合。本课题采用 FFT 法测量失真度。测量时首先通过模数变换电路，将被测信号数字化，然后通过 FFT 变换完成信号的快速傅立叶变换，计算出被测信号中各频率成分的幅度有效值，进而带入失真度计算公式计算出 西南交通大学本科毕业设计（论文） 第 2 页相对准确的失真度。1.3 失真度测试仪的发展状况在上世纪 50 年代以前，由于受技术条件的限制对非线性失真的分析方法采用典型的单信号输入法。通过被测网络逐一的输入一个不同频率的相对纯正的正弦信号，在其输出端监测其产生的谐波信号的大小，决定信号的非线性失真程度。由于当时不可能有优良的选频电压表去监测被测网络的各次谐波成分，而是采用基波抑制法直接测量总谐波的有效值，通过技术处理读取被测网络的失真度值。上个世纪 50 年代处于电子管的发展时期，在国际上设计有各种电子管程式的谐波失真度测量仪。我国直到上个世纪 50 年代末才开始试制电子管程式的失真度测试仪，并在国内相继推出 52 一 I 型、52 一 II 型、52 一 IA 型失真度测试仪。这些仪器的频率范围为 20HZ 一 20KHz，失真度可测量程为 1%-10%。上个世纪 60 年代末期，国际上己经普遍的应用晶体管程式的失真度测试仪。我国在上个世纪 70 年代国内市场上相继出现了 BSI 型、BZS 型、B1sA 型等晶体管失真度测试仪其频率范围按照我国技术和发展要求，扩展为 2Hz-200KHz，失真度可测量程为 0.1%-100%。在此期间，为配合收音机、录音机生产流水线的快速测量非线性失真特性指标，设计出 BS4 型、BSS 型等自动点频失真仪。上个世纪 80 年代随着我国集成电路设计规模的扩大，立体声广播对传媒设备性能要求的提高，我国开始利用集成电路技术设计低失真度测试仪和全自动失真度测试仪，初步满足了国内市场的需求。早期的失真度测量仪均采用单组基波抑制网络，其基波抑制点处的平衡状态受实际元件参数随温度、湿度的变化影响很大，稳定性差。后期设计的全自动失真度测量仪、低失真度测量仪、低频分析仪等均采用三组以上的基波抑制网络，构成一个基波抑制阻带，保证了测试性能的稳定。自上个世纪 30 年代后出现失真度测量以后，其基本原理均采用基波抑制法，应用电路以采用文式电路、双 T 网络最为普遍。上个世纪 50 年代曾出现波形分析仪可以按照失真度理论定义测量非线性谐波失真，如:英国的 TF455E、TF2330 等仪器。由于技术难度较高，操作不便，计算复杂而不易推广。因此到目前为止，广泛使用的仍然是基波抑制法的谐波失真度测试仪。随着微处理器的发展，特别是上个世纪 90 年代后，谐波分析法重新返回了失真度测量分析的舞台。这种仪器通过以微处理器为核心的软硬件结合，它能快速的测定被测信号中的基波和谐波的频率、幅度、相位，并能快速的计算谐波失真度，不 西南交通大学本科毕业设计（论文） 第 3 页仅可以进行通常的谐波失真测量，为了提高仪表的性价比，系统往往设计成多功能。这种仪器对音频传输设备的性能分析非常方便，是失真度测量设备的最新发展技术。1.4 技术指标本设计要求制作基于 FPGA 的失真度测试仪，采用的方法为频谱分析法，具体要求如下：1、 能完成 10 位 ADC 模数转换电路的制作与采样程序的设计。2、 显示电路能够完成失真度的显示。3、 音频信号频率范围要求 2020KHz，音频信号失真度5%。 西南交通大学本科毕业设计（论文） 第 4 页第 2 章 软件工具介绍2.1 FPGA 基本知识2.1.1 FPGA 基本结构简介FPGA 即现场可编程门阵列，它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 FPGA 采用了逻辑单元阵列 LCA 这样一个新概念，内部包含可配置逻辑模块 CLB、输入/输出模块 IOB（Input Output Block）和内部连线（Interconnect）三个部分。目前 FPGA 的品种很多，有 Xilinx 的 XC 系列、TI 公司的 TPC 系列、Altera 公司的FIEX 系列。 FPGA 具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互联资源连接这些逻辑功能块来实现不同的设计。FPGA 由 6 部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块 RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下： 1、可编程输入/输出单元（I/O 单元） 目前大多数 FPGA 的 I/O 单元被设计为可编程模式，即通过软件的灵活配置，可适应不同的电器标准与 I/O 物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。2、基本可编程逻辑单元 FPGA 的基本可编程逻辑单元是由查找表（LUT）和寄存器（Register）组成的，查找表完成纯组合逻辑功能。FPGA 内部寄存器可配置为带同步/异步复位和置位、时钟使能的触发器，也可以配置成为锁存器。FPGA 一般依赖寄存器完成同步时序逻辑设计。一般来说，比较经典的基本可编程单元的配置是一个寄存器加一个查找表，但不同厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不同。学习底层配置单元的 LUT 和 Register 比率的一个重要意义在于器件选型和规模估算。由于 FPGA 内部除了基本可编程逻辑单元外，还有嵌入式的 RAM、PLL 或者是 DLL，专用的 Hard IP Core 等，这些模块也能等效出一定规模的系统门，所以简单科学的方法是用器件的 Register 或 LUT 的数量衡量。 西南交通大学本科毕业设计（论文） 第 5 页3、嵌入式块 RAM目前大多数 FPGA 都有内嵌的块 RAM。嵌入式块 RAM 可以配置为单端口 RAM、双端口 RAM、伪双端口 RAM、CAM、FIFO 等存储结构。CAM，即为内容地址存储器。写入 CAM 的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。简单的说，RAM 是一种写地址，读数据的存储单元；CAM 与 RAM 恰恰相反。 除了块 RAM，Xilinx 和 Lattice 的 FPGA 还可以灵活地将 LUT 配置成RAM、ROM、FIFO 等存储结构。4、丰富的布线资源布线资源连通 FPGA 内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。布线资源的划分： 1）全局性的专用布线资源：以完成器件内部的全局时钟和全局复位/置位的布线； 2）长线资源：用以完成器件 Bank 间的一些高速信号和一些第二全局时钟信号的布线（这里不懂什么是“第二全局时钟信号” ） ； 3）短线资源：用来完成基本逻辑单元间的逻辑互连与布线； 4）其他：在逻辑单元内部还有着各种布线资源和专用时钟、复位等控制信号线。 由于在设计过程中，往往由布局布线器自动根据输入的逻辑网表的拓扑结构和约束条件选择可用的布线资源连通所用的底层单元模块，所以常常忽略布线资源。其实布线资源的优化与使用和实现结果有直接关系。5、底层嵌入6、内嵌专用硬核 与“底层嵌入单元”是有区别的，这里指的硬核主要是那些通用性相对较弱，不是所有 FPGA 器件都包含硬核。2.1.2 FPGA 设计流程FPGA 设计大体分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤，设计流程如图 2 所示。下面分别介绍各个设计步骤。 1、设计输入 西南交通大学本科毕业设计（论文） 第 6 页设计输入包括使用硬件描述语言 HDL、状态图与原理图输入三种方式.HDL 设计方式是现今设计大规模数字集成电路的良好形式，除 IEEE 标准中 VHDL 与Verilog HDL 两种形式外，尚有各自 FPGA 厂家推出的专用语言，如 Quartus 下的 AHDL.HDL 语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器(如 Synopsys 公司的 FPGA Compiler II 或 FPGA Express)作用下以具体硬件单元较好地实现;而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点，另外，在Altera 公司 Quartus 软件环境下，可以使用 Memory Editor 对内部 memory 进行直接编辑置入数据。常用方式是以 HDL 语言为主，原理图为辅，进行混合设计以发挥二者各自特色。 通常，FPGA 厂商软件与第三方软件设有接口，可以把第三方设计文件导入进行处理。如 Quartus 与 Foundation 都可以把 EDIF 网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交给第三方进行后续处理。 2、设计综合综合，就是针对给定的电路实现功能和实现此电路的约束条件如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案，也就是是说，被综合的文件是 HDL 文件(或相应文件等)，综合的依据是逻辑设计的描述和各种约束条件，综合的结果则是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件，对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接近最优的结果。因此，综合的过程也就是设计目标的优化过程，最后获得的结构与综合器的工作性能有关. FPGA Compiler II 是一个完善的 FPGA 逻辑分析、综合和优化工具，它从HDL 形式未优化的网表中产生优化的网表文件，包括分析、综合和优化三个步骤.其中，分析是采用 Synopsys 标准的 HDL 语法规则对 HDL 源文件进行分析并纠正语法错误;综合是以选定的 FPGA 结构和器件为目标，对 HDL 和 FPGA 网表文件进行逻辑综合;而优化则是根据用户的设计约束对速度和面积进行逻辑优化，产生一个优化的 FPGA 网表文件，以供 FPGA 布局和布线工具使用，即将电路优化于特定厂家器件库，独立于硅持性，但可以被约束条件所驱动。 利用 FPGA Compiler II 进行设计综合时，应在当前 Project 下导入设计源文件，自动进行语法分析，在语法无误并确定综合方式、目标器件、综合强度、多层保持选择、优化目标等设置后，即可进行综合与优化。在此可以将两步独立进行，在两步之间进行约束指定，如时钟的确定、通路与端口的延时、模块 西南交通大学本科毕业设计（论文） 第 7 页的算子共享、寄存器的扇出等.如果设计模型较大，可以采用层次化方式进行综合，先综合下级模块，后综合上级模块.在进行上级模块综合埋设置下级模块为Dont Touch，使设计与综合过程合理化.综合后形成的网表可以以 EDIF 格式输出，也可以以 VHDL 或 Verilog HDL 格式输出，将其导入 FPGA 设计厂商提供的可支持第三方设计输入的专用软件中，就可进行后续的 FPGA 芯片的实现。综合完成后可以输出报告文件，列出综合状态与综合结果，如资源使用情况、综合后层次信息等。 3、仿真验证从广义上讲，设计验证包括功能与时序仿真和电路验证仿真是指使用设计软件包对已实现的设计进行完整测试，模拟实际物理环境下的工作情况。前仿真是指仅对逻辑功能进行测试模拟，以了解其实现的功能否满足原设计的要求，仿真过程没有加入时序信息，不涉及具体器件的硬件特性，如延时特性;而在布局布线后，提取有关的器件延迟、连线延时等时序参数，并在此基础上进行的仿真称为后仿真，它是接近真实器件运行的仿真。 4、设计实现1. 实现可理解为利用实现工具把逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能连接的布线通道进行连线，并产生相应文件(如配置文件与相关报告).通常可分为如下五个步骤。 (1) 转换:将多个设计文件进行转换并合并到一个设计库文件中。 (2) 映射:将网表中逻辑门映射成物理元素，即把逻辑设计分割到构成可编程逻辑阵列内的可配置逻辑块与输入输出块及其它资源中的过程。 (3)布局与布线：布局是指从映射取出定义的逻辑和输入输出块，并把它们分配到FPGA 内部的物理位置，通常基于某种先进的算法，如最小分割、模拟退火和一般的受力方向张弛等来完成;布线是指利用自动布线软件使用布线资源选择路径试着完成所有的逻辑连接。因最新的设计实现工具是时序驱动的，即在器件的布局布线期间对整个信号通道执行时序分析，因此可以使用约束条件*作布线软件，完成设计规定的性能要求.在布局布线过程中，可同时提取时序信息形成报表。 (4) 时序提取:产生一反标文件，供给后续的时序仿真使用。 (5) 配置:产生 FPGA 配置时的需要的位流文件。 在实现过程中可以进行选项设置。因其支持增量设计，可以使其重复多次布 西南交通大学本科毕业设计（论文） 第 8 页线，且每次布线利用上一次布线信息以使布线更优或达到设计目标.在实现过程中应2.2 Quartus II 基本知识2.2.1 Quartus II 的优点功能简介QuartusII 设计软件提供了完全集成且与电路结构无关的开发包环境，它提供了数字逻辑设计所需要的全部特性，包括：1、可利用原理图、结构框图、Veriog HDL、AHDL 和 VHDL 完成电路描述，并将其保存为设计实体文件；2、芯片（电路）平面布局连线编辑；3、LogicLock 增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或没有影响的后续模块；4、功能强大的逻辑综合工具；5、完备的电路功能仿真与实现逻辑仿真工具；6、设计的定时/时序分析与关键路径延时分析；7、可使用 SignalTap II 逻辑分析工具进行嵌入式的逻辑分析；8、可支持软件原文件的添加、创建，将它们连接起来生成编程文件；9、使用组合编译方式可一次完成整体设计流程，利用软件工程概念有效地管理设计文件；10、 可自动定位编译错误；11、提供高效的器件编程与验证工具。QuartusII 设计软件可读入标准的 EDIF 网表文件、VHDL 网表文件和 Verilog 网表文件，同时它也能生产供第三方 EDA 软件使用的 VHDL 和 Verilog 网表文件。此外，设计者可以很方便地将不同类型的设计文件组合起来，以工程的形式进行管理；可以选择特定的描述方式来描述系统中的模块，使它们达到最佳的工作效率。在调试过程中，RTL 查看器设计者提供了整体设计的门级原理图和层次结构列表，并列出了整体设计的网表实例、基本单元、引脚和网络。它可过滤显示在视图上的信息，浏览设计视图的不同层面，以检查设计并确定更改。RTL 查看器将帮助设计者快速地定位错误，并确保所有设计模块在功能上是正确的。2.2.2 Quartus II 设计流程Quartus II 设计软件提供完整的多平台设计环境，能够直接满足特定设计需要， 西南交通大学本科毕业设计（论文） 第 9 页为可编程芯片系统（SOPC）提供全面的设计环境。Quartus II 软件含有 FPGA 和CPLD 设计所有阶段的解决方案，如图 2.2-1 所示：设计输入综合布局布线时序分析仿真编程和配置功耗分析调试工程更改管理时序逼近图 2.2-1 Quartus II 设计流程2.3现代现代 DSP 技术简介技术简介数字信号处理器 DSP（DigitalSignalProcessor）是在模拟信号变换成数字信号以后进行高速实时处理的专用处理器，其处理速度比最快的 CPU 还快 10-50 倍。在通常的实时信号处理中，它具有可程控、可预见性、精度高、稳定性好、可靠性和可重复性好、易于实现自适应算法、大规模集成电路等优点，这都是模拟系统所不及的。在当今的数字化时代背景下，DSP 已经成为通信、计算机、消费类电子产品等领域的基础器件。DPS 具有如下一些特点:1、在一个指令周期内可完成一次乘法和一次加法；2、程序和数据空间分开，可以同时访问数据和指令；3、片内具有快速 ARM，通常可通过独立的数据总线在两块中同时访问；4、具有低开销或无开销循环及跳转的硬件支持；5、快速的中断处理和硬件 I/O 支持；6、具有在单周期内操作的多个硬件地址产生器；7、可以并行执行多个操作；8、支持流水线操作，使取址、译码和执行等操作可以重叠执行。2.3.12.3.1现代 DSP 实现方案及设计流程概述 西南交通大学本科毕业设计（论文） 第 10 页图 2.3-1是传统的 DSP 系统的典型开发流程。大致步骤如下：（1）DSP 开发者首先使用诸如 Maltab 这样的数学开发工具对 DSP 算法进行优化设计和仿真测试，或者用 Simulink 进行 DSP 系统建模，以获得满足功能要求和适应硬件特点的算法模型。（2）根据 DSP 目标系统的功能要求、技术指标、系统升级可行性、性能标准可能的变化以及成本限度等因素，具体确定 DSP 处理器（并行使用的）数量和型号。这时必须十分熟悉当前主流 DSP 器件的详细硬件特性与价格范围，同时还要与手头的 DSP 开发硬件工具和功能模块程序综合起来考虑。由于目前 DSP 处理器的厂商品种、系列、功能、使用面以及价格等因素的差异颇大，准确无误地确定 DSP 处理器的品种不但十分棘手，同时也事关重大。因为如果当系统最终设计并调试完成后，若发现由于 DSP 处理器导致的某项技术指标不能达到，或在以后的某项技术规范的升级要求中无法实现，将出现整个硬件系统必须重新开发的严重局面。（3）根据选定的 DSP 处理器和系统功能要求，完成应用系统评估板或测试板设计。否则无从调试软件程序，更无法验证实际系统中各项技术指标的可实现性及应用系统的可行性。（4）根据 Matlab 的算法模型和 DSP 评估板的硬件结构，编写程序。在 DSP 标准开发环境中（如 TI 的 CCS）进行编译、仿真，然后通过 DSP 硬件仿真器在应用板和评估板上进行调试和实时仿真。（5）最后完成应用硬件系统的实现。 西南交通大学本科毕业设计（论文） 第 11 页图 2.3-1 基于 DSP 处理器的开发流程2.3.2基于基于 FPGA 的的 DSP 设计设计在早些时候，DSP 开发者只能直接用 VHDL 或 VerilogHDL 语言进行 FPGA 的 DSP系统设计，难度比较大。现在已经出现了许多新的基于 FPGA 的 DSP 开发工具，如：DSPBuilder、SOPC Builder、System Generator 等，以及完整的软件开发平台。从而使设计者能遵循一条类似于软件设计流程的开发方法进行 FPGA 的 DSP 设计，设计效率大为提高。图 1-5 至图 1-8 概括了基于 FPGA 的几种不同的 DSP 系统设计流程。 西南交通大学本科毕业设计（论文） 第 12 页图 2.3-3 基于 FPGA 的软件与硬件开发流程图 2.3-4 基于 FPGA 的软件与硬件加速器设计流 西南交通大学本科毕业设计（论文） 第 13 页图 2.3-5 基于 FPGA 的硬件开发流程图 2.3-6 基于 FPGA 的系统升级开发流程本设计采用 Altera 公司的 DSP Builder 开发工具完成基于 FPGA 的 DSP 设计，完成设计过程和仿真，然后把设计好的 DSP 系统文件转化为 VHDL 文件，并利用Quartus II 下载到 FPGA 中。DSP Builder 将用户设计的 DSP 模块转换成硬件描述语言（HDL） ，最终在 FPGA 上实现。DSP Builder 是一个系统及（或算法级）设计工具，它架构在多个软件工具之上，并把系统和 RTL 级两个设计领域的设计工具连接起来， 西南交通大学本科毕业设计（论文） 第 14 页最大程度地发挥了两种工具的优势。DSP Builder 依赖于 MathWorks 公司的Matlab/Simulink，以 Simulink 的 Blockset 出现，可以在 Sinulink 中进行图形化设计和仿真，同时又通过 SigalCompiler 可以把 Matlab/Simulink 设计文件（.mdl）转换成相应的硬件描述语言 VHDL 设计文件（.VHD）以及用于控制综合与编辑 TCL 脚本。2.4Protel DXP 简介Protel 是 PROTEL 公司在 20 世纪 80 年代末推出的 CAD 工具，是 PCB 设计者的首选软件。它较早在国内使用，普及率最高，有些高校的电路专业还专门开设Protel 课程，几乎所在的电路公司都要用到它。早期的 Protel 主要作为印刷板自动布线工具使用，现在普遍使用的是 Altium2004 DXP SP2，它是个完整的全方位电路设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板设计（包含印刷电路板自动布局布线） ，可编程逻辑器件设计、图表生成、电路表格生成、支持宏操作等功能，并具有 Client/Server（客户/服务器体系结构，同时还兼容一些其它设计软件的文件格式，如 ORCAD、PSPICE、EXCEL 等。使用多层印制线路板的自动布线，可实现高密度 PCB 的 100%布通率。Protel 软件功能强大、界面友好、使用方便，但它最具代表性的是电路设计和 PCB 设计。1、Protel 的主要特点（1） 通过设计文件包的方式，将原理图编辑、电路仿真、 PCB 设计及打印这些功能有机地结合在一起，提供了一个集成开发环境。（2） 提供了混合电路仿真功能，为设计实验原理图电路中某些功能模块的正确与否提供了方便。 （3） 提供了丰富的原理图元件库和 PCB 封装库，并且为设计新的器件提供了封装向导程序，简化了封装设计过程。（4） 提供了层次原理图设计方法，支持“自上向下”的设计思想，使大型电路设计的工作组开发方式成为可能。（5） 提供了强大的查错功能。原理图中的 ERC （电气法则检查）工具和 PCB 的 DRC （设计规则检查）工具能帮助设计者更快地查出和改正错误。（6）全面兼容 Protel 系列以前版本的设计文件，并提供了 OrCAD 格式文件的转换功能。（7）提供了全新的 FPGA 设计的功能，这好似以前的版本所没有提供的功能。2、电路原理图设计原理图设计是电路设计的基础，只有在设计好原理图的基础上才可以进行印刷电路板的设计和电路仿真等。下面详细介绍了如何设计电路原理图、编辑 西南交通大学本科毕业设计（论文） 第 15 页修改原理图。通过学习，掌握原理图设计的过程和技巧。原理图具体设计步骤： （1）新建原理图文件在进人 SCH 设计系统之前，首先要构思好原理图，即必须知道所设计的项目需要哪些电路来完成，然后用 Protel DXP 来画出电路原理图。 （2）设置工作环境根据实际电路的复杂程度来设置图纸的大小。在电路设计的整个过程中，图纸的大小都可以不断地调整，设置合适的图纸大小是完成原理图设计的第一步。 （3）放置元件从元件库中选取元件，布置到图纸的合适位置，并对元件的名称、封装进行定义和设定，根据元件之间的走线等联系对元件在工作平面上的位置进行调整和修改使得原理图美观而且易懂。 （4）原理图的布线根据实际电路的需要，利用 SCH 提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一幅完整的电路原理图。 （5）建立网络表完成上面的步骤以后，可以看到一张完整的电路原理图了，但是要完成电路板的设计，就需要生成一个网络表文件。网络表是电路板和电路原理图之间的重要纽带。 （6）原理图的电气检查当完成原理图布线后，需要设置项目选项来编译当前项目，利用 Protel DXP 提供的错误检查报告修改原理图。 （7）编译和调整如果原理图已通过电气检查，那么原理图的设计就完成了。这是对于一般电路设计而言，尤其是较大的项目，通常需要对电路的多次修改才能够通过电气检查。 （8）存盘和报表输出 Protel DXP 提供了利用各种报表工具生成的报表（如网络表、元件清单等） ，同时可以对设计好的原理图和各种报表进行存盘和输出打印，为印刷板电路的设计做好准备 。 西南交通大学本科毕业设计（论文） 第 16 页原理图设计流程： 3、PCB 电路板的设计流程电路板的设计流程PCB 电路板设计的流程如图 西南交通大学本科毕业设计（论文） 第 17 页PCB 板设计流程图（1）设计原理图 这是设计 PCB 电路的第一步，就是利用原理图设计工具先绘制好原理图文件。如图 3.4-1 AD876 引脚排列各引脚功能：引脚名称编号I/O说明AGND1，19模拟地AIN27I模拟输入AVDD285V 模拟电源CLK15I时钟输入CML26O内部偏置点旁路，典型应用将最小 0.1uF 电容从此引脚接至地DGND14，20数字地DVDD185V 数字电源DRVDD23.3V/5V 数字电源，数字输入和输出缓冲电源DRGND133.3V/5V 数字地，数字输入和输出缓冲地D0-D93-12O数字数据输出/OE16O输出使能REFBF24O基准底部强制REFBS25O基准底部检测STBY17O等待使能REFTF22O基准顶部强制3.4.2 A/D 采样电路（1） A/D 采样电路原理图： 西南交通大学本科毕业设计（论文） 第 18 页（2）A/D 采样电路 PCB 图Top LayerBottom Layer 西南交通大学本科毕业设计（论文） 第 19 页3.4.3 A/D 转换电路测试数据（1）模拟信号经 A/D 采样后的数字信号输出 西南交通大学本科毕业设计（论文） 第 20 页（2）将 AD 采样得到的数字信号作为 DA 转换器的输入，DA 的输出为：说明：黄色的信号是原模拟信号，蓝色的信号是 DA 转换后的输出信号 西南交通大学本科毕业设计（论文） 第 21 页3.5 FPGA 软件部分设计FPGA 软件设计部分主要完成时域信号到频域信号的转化、滤波、基波分量和各次谐波分量的提取以及失真度的计算。流程图如下：图 3.5-1FPGA 软化设计流程图3.5.1 快速傅里叶变换（FFT）快速傅立叶变换（FFT）在数字信号处理中具有非常重要的地位，并且有着广泛的应用，其中 FFT 的运算速度和占用的存储单元是设计中重点考虑的方面，在实现 FFT 算法的各种方法中，基于 FPGA 的实现在速度、精度和性价比等方面具有不可比拟的优势，现将 FFT 原理简单介绍如下： 长度为 N 的序列的离散傅立叶变换为：)(nx)(kX 西南交通大学本科毕业设计（论文） 第 22 页101,.,0,)()(NnnkNNkWnxkXN 点的 DFT 可以分解为两个 N/2 点的 DFT，每个 N/2 点的 DFT 又可以分解为两个 N/4 点的 DFT。依此类推，当 N 为 2 的整数次幂时()，由于每分解一次降MN2低一阶幂次，所以通过 M 次的分解，最后全部成为一系列 2 点 DFT 运算。以上就是按时间抽取的快速傅立叶变换(FFT)算法。当需要进行变换的序列的长度不是 2 的整数次方的时候，为了使用以 2 为基的 FFT，可以用末尾补零的方法，使其长度延长至 2 的整数次方。序列的离散傅立叶反变换为：)(kXx nNX k WnNNnkkN( )( ),.,10101离散傅立叶反变换与正变换的区别在于变为，并多了一个的运算。因为NW1NWN1和对于推导按时间抽取的快速傅立叶变换算法并无实质性区别，因此可将NW1NWFFT 和快速傅立叶反变换（IFFT）算法合并在同一个程序中。一般简单的 FFT 实现框图如下：3.5.2 利用 FFT 进行频谱分析若信号本身是有限长的序列，计算序列的频谱就是直接对序列进行 FFT 运算求得，就代表了序列在之间的频谱值。)(kX)(kX2 , 0幅度谱 ： )()()(22kXkXkXIR 西南交通大学本科毕业设计（论文） 第 23 页相位谱 ： )()(arctan)(kXkXkRI若信号是模拟信号，用 FFT 进行谱分析时，首先必须对信号进行采样，使之变成离散信号，然后就可按照前面的方法用 FFT 来对连续信号进行谱分析。按采样定理，采样频率应大于 2 倍信号的最高频率，为了满足采样定理，一般在采样之前sf要设置一个抗混叠低通滤波器。用 FFT 对模拟信号进行谱分析的方框图如下所示。抗混叠低通滤波器采样 T=1/fsN 点 FFT3.5.3 FIFO 存储单元在 FFT 算法中的应用FFT 算法的处理过程开始于数据输入过程，此过程中，采样数据被读入并保存在存储器中；接下来用存储的数据作 FFT 计算并输出结果。存储单元 RAM 是用来存储输入数据和中间运算结果的单元，每次蝶形运算都要经由 RAM 读写输入输出数据，在进行下一级变换的同时，首先应将结果回写到读出数据的 RAM 存贮器中，为加快 FFT 运算速度，构造了双端口 FIFO RAM 来加大数据的吞吐量，其输入输出共用一个时钟，在时钟的下降沿写入数据，上升沿读出数据。双端口 FIFO RAM 可配置在片内或片外。内置 RAM 是 FPGA 的一种新增资源。将 RAM设置在 FPAG 内部不存在驱动和 pad 延时问题，速度快且控制简单，可提高系统的可靠性。为此，本设计应用 Atera FPGA 的内置 RAM 资源设计内置 RAM，提高系统总体速度和可靠性。以下是在 DSP Builder 里面设计的 FIFO 控制模块：图 3.5-23.5.4 FFT 输入控制信号1、DSP Builder 生成的 FFT 模块如下图所示： 西南交通大学本科毕业设计（论文） 第 24 页图 3.5-32、FFT 模块的输入控制信号时序图：图 3.5-4FFT 输入控制信号时序图3、FFT 输入控制信号模块如下图所示：图 3.5-5FFT 输入信号控制模块 西南交通大学本科毕业设计（论文） 第 25 页4、FFT 输入控制信号：图 3.5-6FFT 输入控制信号3.5.5 峰峰值检测1、FFT 输出波形（1）实部图 3.5-7（2）虚部图 3.5-8 西南交通大学本科毕业设计（论文） 第 26 页（3）实部和虚部的模图 3.5-92、峰峰值检测电路图 3.5-10峰峰值检测仿真输出波形：图 3.5-11 西南交通大学本科毕业设计（论文） 第 27 页3.5.6 基波幅值参数和各次谐波幅值参数的提取1、在 DSPBuilder 中提取基波幅值参数和歌词谐波幅值参数的模块如图 3.5-5 所示：图 3.5-122、幅值提取仿真波形 西南交通大学本科毕业设计（论文） 第 28 页3.6 LCD 显示电路设计3.6.1 HB240128M1A 显示器的特色本设计所用的 LCD 显示器是 HB9188 系列的中文液晶显示器，型号为：HB240128M1A，该 LCD 显示器具有以下特色：1、电源操作范围：2.4V -3.6V2、点阵显示范围：12832-320X3203、提供八位并行及标准 UART 接口4、自动复位和指令复位5、图片显示及动画功能6、绘图及文字画面混合显示功能7、软件控制背光开启及闭合8、低功耗省电设计（微安级别）9、模组自带自检功能便于生产10、体 WATCH DOG 功能11、自带 16 个键盘口12、同时内置 16*16 和 12*12 点阵13、可直接受控于 RS232 口，用于远端显示14、自动温控功能保证在极低温度下正常工作15、集成度高，降低生产成本，性价比优越3.6.2 HB240128M1A 显示器硬件接口1、并行接口 西南交通大学本科毕业设计（论文） 第 29 页图 3.6-1 并口数据连接示意图 接口协议为请求/应答握手方式。应答 BUSY 高电平，表示 HB240128M1A 忙于内部处理，不能接收用户命令；BUSY 低电平，表示 HB240128M1A 空闲，等待接收用户命令。发送命令到 HB240128M1A，可在 BUSY后的任意时刻开始，先把用户命令的当前字节放到数据线上，接着发低电平 REQ 通知 HB240128M1A，请求处理当前数据线上的数据或命令，同时将应答线 BUSY 变为高电平，表明模块已经接收到数据并正在忙于对此数据的内部处理，此时，用户对模块的写操作已经顺利完成，用户可以撤销数据线上的信号并可作模块显示以外的其它工作。具体的时序对应时间参数如下：图 3.6-22、串行接口 西南交通大学本科毕业设计（论文） 第 30 页图 3.6-3 串口连接示意图本设计采用并行接口方式。3.7 整体电路板设计整体电路板的设计包括电源电路、A/D 采样电路输出与 FPGA 模块接口及液晶显示模块与 FPGA 输出接口电路的设计。电源电路为 A/D 转换器和 FPGA 模块提供电压，电源部分提供了 3.3和的电压。、电源电路 西南交通大学本科毕业设计（论文） 第 31 页图 3.6-4、接口电路设计图 3.6-5、接口电路及电源电路的 PCB 图图 3.6-6 西南交通大学本科毕业设计（论文） 第 32 页3.8 本章小结本章主要介绍了软硬件的设计过程，这里的硬件设计包括电源电路、A/D 转换电路、接口电路以及 LCD 显示电路。 西南交通大学本科毕业设计（论文） 第 33 页第 4 章 实物完成情况4.1 AD 板完成情况A/D 板完成模拟信号到数字信号的转换，并将转换后的数字信号通过接口电路送到 FPGA 模块。A/D 板实物图如下：图 4.1-14.2 FPGA 完成情况FPGA 完成主要程序模块的设计和下载，实物图如下图 4.2-14.3 整体电路完成情况将上述各模块连接起来，得到总体电路： 西南交通大学本科毕业设计（论文） 第 34 页图 4.3-1 西南交通大学本科毕业设计（论文） 第 35 页第 5 章 失真度测量误差的分析5.1 A/D 测量误差在此对模拟信号的处理先是将模拟量经过抽样及 AD/变换后变成有限长的数字信号，这种处理是有限精度的，因而相对于理论设计就产生了误差。分辨率是 A/D转换器区分两个输入信号数值的能力。从理论上讲模拟信号具有无限的分辨能力，而数字信号是不连续的，不管取的位数怎么多也只能接近实际值，因而 AD/转换器的分辨能力是有限的。在 A/D 转换的量化过程中，必须将采样保持的电压化成 A/D转换器能够区分的最小单位的整数倍。由于模拟信号是连续的，那么它就不一定能被整除，因此量化过程不可避免的引入误差，这种误差称为量化误差。量化误差实际是 A/D 转换器始终存在的码距误差，也是一个理论误差。5.2 运算过程中的有限字长效应造成的误差实际上无论是专用硬件还是用计算机软件实现，数字信号处理系统的有关参数以及运算过程中的结果，都是存储在有限字长单元，这样一来就使得计算是有限精度的，也就导致了误差的产生。数字信号处理系统中运算过程的有限字长效应所造成的误差与运算方式和字长有关，在此数据处理过程中用到的定点乘法运算会引入舍入或截尾误差，这种误差是相加性的。定点加法运算不会引入任何误差，但有动态范围问题。若加法的结果超出了寄存器长度，截尾或舍入都无济于事，也就是说，它超过了表述的动态误差，发生了溢出。5.3 混迭效应和频谱泄漏引入的误差当连续信号抽样时，如果其频率是带限的，由抽样定理可知采样频率最小为信号最高频率分量的两倍，否则抽样后信号频谱产生混迭误差，在工程应用中为确保避免频域混迭，一般把采样频率取得更高些，但也不宜过高，因为高的采样频率意味着采样点数多，内存消耗大，运算时间长。在 FFT 具体分析中，如采样频率越高，则频率分辨率越粗；如数据分析长度越长，则频率分辨率越高，但计算时间加长。实际信号的持续时间都是有限的，因而从理论上说起频谱宽度是无限的，无论多高的采样频率也不能满足采样定理，但超过一定范围的高频率分量对信号己无大影响。在信号的失真度测量中，一般分析到10-20 次的谐波即可，在此取抽样频率等于信号基波的 64 倍，即 32 次谐波满足抽样频率等于或大于信号频率的奈奎斯特频率，则信号的更高次谐波在频率中引起的混迭现象可以被忽略。泄漏效应是由取样采集截断引起的。在实际过程中遇到的序列是无限长的，用 FTF 对其进行频谱分析时需要将其截短为 N 的有限长序列，这里取有限个