计算机组成原理(华科版)第六章 系统总线

第六章第六章 系统总线系统总线6.1 6.1 系统总线结构系统总线结构 总线（总线（Bus），又称之为母线，是从一个或多个源部件传送信息到一个），又称之为母线，是从一个或多个源部件传送信息到一个或多个目的部件的传输线束。总线是多个部件间的公共连线。或多个目的部件的传输线束。总线是多个部件间的公共连线。总线的结构与连接方式总线的结构与连接方式总线就是指能为多个功能部件服务的一组公用信息线总线就是指能为多个功能部件服务的一组公用信息线。 一个计算机系统中的总线，大致分为如下三类：一个计算机系统中的总线，大致分为如下三类： 内 部 总 线内 部 总 线 同 一 部 件 之 间 的 总 线 ， 如同 一 部 件 之 间 的 总 线 ， 如 C P UC P U 内 部 连 接内 部 连 接各寄存器及运算器之间的连线。各寄存器及运算器之间的连线。 系统总线系统总线 同一台计算机系统各部件之间连接的总线，如同一台计算机系统各部件之间连接的总线，如CPUCPU、内存、内存、通道和各类通道和各类I/OI/O接口间的连线。接口间的连线。 多 机 系 统 总 线多 机 系 统 总 线 多 台 处 理 机 之 间 互 相 连 接 的 总 线 ， 它 涉多 台 处 理 机 之 间 互 相 连 接 的 总 线 ， 它 涉及到多机系统互连。及到多机系统互连。 1总线的结构总线的结构 地址线：用于选择信息传送的设备。例如，地址线：用于选择信息传送的设备。例如，CPUCPU与主存传送数据或指令时，必须将与主存传送数据或指令时，必须将主存单元的地址送到总线地址线上，只有主存储器响应这个地址，其他主存单元的地址送到总线地址线上，只有主存储器响应这个地址，其他设备则不响应。地址线通常是单向线，地址信息由源部件发送到目的部设备则不响应。地址线通常是单向线，地址信息由源部件发送到目的部件。件。数据线：用于总线上的设备之间传送数据信息。数据线通常是双向线。例如，数据线：用于总线上的设备之间传送数据信息。数据线通常是双向线。例如，CPUCPU与主存可以通过数据线进行输入（取数）或输出（写数）。与主存可以通过数据线进行输入（取数）或输出（写数）。 控制线：控制线：用于实现对设备的控制和监视功能。例如，用于实现对设备的控制和监视功能。例如，CPU与主存传送信息时，与主存传送信息时，CPU通过控制线发送读或写命令到主存，启动主存读或写操作。同时，通过控制线监视通过控制线发送读或写命令到主存，启动主存读或写操作。同时，通过控制线监视主存送来的主存送来的MOC回答信号，判断主存的工作是否已完成。控制线通常都是单向线，回答信号，判断主存的工作是否已完成。控制线通常都是单向线，有从有从CPU 发送出去的，也有从设备发送出去的。除以上发送出去的，也有从设备发送出去的。除以上3种线外，还有时钟线、电种线外，还有时钟线、电源线和地线等，分别用作时钟控制及提供电源。为减少信号失真及噪声干扰，地线源线和地线等，分别用作时钟控制及提供电源。为减少信号失真及噪声干扰，地线通常有多根，分布格式很讲究。通常有多根，分布格式很讲究。2总线的连接方式总线的连接方式 通过接口可以实现高速机器与低速外设之间工作速度上的匹配和同步，通过接口可以实现高速机器与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。因此，并完成计算机和外设之间的所有数据传送和控制。因此，“接口接口”又有又有“适适配器配器”、“设备控制器设备控制器”等名称。等名称。 根据连接方式不同，单机系统中采用的总线结构有三种基本类型：根据连接方式不同，单机系统中采用的总线结构有三种基本类型：单总线结构；双总线结构；三总线结构。单总线结构；双总线结构；三总线结构。（1 1） 单总线结构单总线结构 在许多微小型计算机中，使用一条单一的系统总线来连接在许多微小型计算机中，使用一条单一的系统总线来连接CPU、内存和、内存和I/O设设备，称为单总线结构，如图所示。备，称为单总线结构，如图所示。 在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权，否则，一条总线由多种部件共用，可能导致很大的时间延迟。弃总线控制权，否则，一条总线由多种部件共用，可能导致很大的时间延迟。 在单总线系统中，主存与输入、输出设备都在同一条总线上，设备的寻址采在单总线系统中，主存与输入、输出设备都在同一条总线上，设备的寻址采用统一编址的方法，即所有的主存单元及外部设备接口寄存器的地址一起构成一用统一编址的方法，即所有的主存单元及外部设备接口寄存器的地址一起构成一个连续的地址空间（单总线地址空间），因此，访内指令与输入个连续的地址空间（单总线地址空间），因此，访内指令与输入/输出指令在形式输出指令在形式上完全相同，区别仅在于地址的数值不同，这就是说，对输入上完全相同，区别仅在于地址的数值不同，这就是说，对输入/输出设备的操作，输出设备的操作，完全可以和内存的操作一样处理。这样，当完全可以和内存的操作一样处理。这样，当CPU把指令的地址字段送到总线上时，把指令的地址字段送到总线上时，如果该地址字段对应的地址是内存地址，则内存予以响应。此时，在如果该地址字段对应的地址是内存地址，则内存予以响应。此时，在CPU和内存和内存之间将发生数据传送，数据传送的方向由指令操作码决定，如图之间将发生数据传送，数据传送的方向由指令操作码决定，如图6.2(b)所示。所示。PCCPU控制指令内存接口外部设备地址 CPU控制数据内存接口外部设备地址(a) (b)CPU控制数据内存接口外部设备地址 CPU控制数据内存接口外部设备地址(c) (d)CPU控制数据内存接口外设 2地址接口外设 1(e)图6.2 单总线的功能 如果该指令地址字段对应的是外围设备地址，则外围设备译码器予以响应，如果该指令地址字段对应的是外围设备地址，则外围设备译码器予以响应， 此时，此时，CPUCPU和与该地址相对应的外围设备之间，将发生数据传送，而数据传送的和与该地址相对应的外围设备之间，将发生数据传送，而数据传送的方向由指令操作码决定，如图方向由指令操作码决定，如图6.2(c)6.2(c)所示。所示。 在单总线系统中，某些外围设备也可以指定地址。在单总线系统中，某些外围设备也可以指定地址。 此时，外围设备通过与此时，外围设备通过与CPU中的总线控制部件交换控制部件的方式占有总线。一旦外围设备得到总线中的总线控制部件交换控制部件的方式占有总线。一旦外围设备得到总线控制权，就可向总线发送地址信号，使总线上的地址线置为适当的代码状态，以控制权，就可向总线发送地址信号，使总线上的地址线置为适当的代码状态，以便决定它将要与那一个设备进行信息交换。便决定它将要与那一个设备进行信息交换。 采用统一编址方法，省去一类采用统一编址方法，省去一类I/O指令，简化了指令系统。此外，单总线结构指令，简化了指令系统。此外，单总线结构简单，使用灵活，易扩充。然而，单总线的地址线位数与主存地址位数相同，主简单，使用灵活，易扩充。然而，单总线的地址线位数与主存地址位数相同，主存的部分地址空间要用于外部设备接口寄存器寻址。此外，所有的部件均通过一存的部分地址空间要用于外部设备接口寄存器寻址。此外，所有的部件均通过一条总线进行通信，分时使用总线，因此，通信速度比较慢。通常，单总线结构适条总线进行通信，分时使用总线，因此，通信速度比较慢。通常，单总线结构适用于小型或微型计算机的系统总线。用于小型或微型计算机的系统总线。（2 2） 双总线结构双总线结构 单总线系统中，由于所有逻辑部件都挂在同一个总线上，因此总线只能分时单总线系统中，由于所有逻辑部件都挂在同一个总线上，因此总线只能分时工作，即某一时间只能允许一对部件之间传送数据，这就使信息传送的吞吐量工作，即某一时间只能允许一对部件之间传送数据，这就使信息传送的吞吐量受到限制。为此出现了双总线结构。这种结构保持了单总线系统简单、易于扩受到限制。为此出现了双总线结构。这种结构保持了单总线系统简单、易于扩充的优点，但又在充的优点，但又在CPU和内存之间专门设置了一组高速的存储总线，使和内存之间专门设置了一组高速的存储总线，使CPU 可可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时内存仍可通通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时内存仍可通过系统总线与外设之间实现过系统总线与外设之间实现DMA操作，而不必经过操作，而不必经过CPU。这种双总线系统以增。这种双总线系统以增加硬件为代价，当前高档微型机中广泛采用这种总线结构。加硬件为代价，当前高档微型机中广泛采用这种总线结构。（3 3） 三总线结构三总线结构 图所示的为三总线系统的结构图，它是在双总线系统的基础上增加图所示的为三总线系统的结构图，它是在双总线系统的基础上增加I/O总线总线形成的。其中系统总线是形成的。其中系统总线是CPU、内存和通道（、内存和通道（IOP）。进行数据传送的公共通）。进行数据传送的公共通路，而路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路。总线是多个外部设备与通道之间进行数据传送的公共通路。 由上述可知，在由上述可知，在DMA方式中，外设与存储器间直接交换数据而不经过方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻，从而减轻CPU对数据输入对数据输入/输出的控制，而输出的控制，而“通道通道”方式进一步提高了方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器，又称为的效率。通道实际上是一台具有特殊功能的处理器，又称为IOP（I/O处处理器），它分担了一部分理器），它分担了一部分CPU的功能，以实现对外设的统一管理及外设与内的功能，以实现对外设的统一管理及外设与内存之间的数据传送。显然，由于增加了存之间的数据传送。显然，由于增加了IOP，整个系统的效率将大大提高，整个系统的效率将大大提高，然而这是以增加更多的硬件代价换来的。三总线系统通常用于中、大型计算然而这是以增加更多的硬件代价换来的。三总线系统通常用于中、大型计算机中。机中。3. 总线结构对计算机系统性能的影响总线结构对计算机系统性能的影响 （1） 最大存储容量最大存储容量 在单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址在单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总数。总数。 在双总线系统中，对内存和外设进行存取的判断是利用各自的指令操作码来在双总线系统中，对内存和外设进行存取的判断是利用各自的指令操作码来进行的。由于内存地址和外设地址出现于不同的总线上，所以存储容量不会受到进行的。由于内存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。外围设备多少的影响。（2 2） 指令系统指令系统 在双总线系统中，在双总线系统中，CPUCPU对内存总线和系统总线必须有不同的指令系统。由于对内存总线和系统总线必须有不同的指令系统。由于使用哪条总线要由操作码加以规定，所以在双总线系统中，访问内存操作和输使用哪条总线要由操作码加以规定，所以在双总线系统中，访问内存操作和输入入/ /输出操作各有不同的指令。输出操作各有不同的指令。 在单总线系统中，在单总线系统中，CPU 对访问内存和输入对访问内存和输入/输出操作是使用相同的操作码，输出操作是使用相同的操作码，即使用相同的指令，但地址不同。即使用相同的指令，但地址不同。（3 3） 吞吐量吞吐量 计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。 系统吞吐量主要取决于内存的存取周期。系统吞吐量主要取决于内存的存取周期。总线接口总线接口1信息的传送方式信息的传送方式 计算机系统中，信息传输基本有四种方式：串行传送、并行传送、并串行计算机系统中，信息传输基本有四种方式：串行传送、并行传送、并串行传送和分时传送。但是出于速度和效率上的考虑，系统总线上传送信息时，通传送和分时传送。但是出于速度和效率上的考虑，系统总线上传送信息时，通常采用并行传送方式。在一些微型计算机或单片机中，由于常采用并行传送方式。在一些微型计算机或单片机中，由于CPU 引脚数的限制，引脚数的限制，系统总线传送信息时，采用的是并串行方式或分时方式。系统总线传送信息时，采用的是并串行方式或分时方式。（1 1） 串行传送串行传送 当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送时，按顺序来传送表示一个数码的所有二进制位（时，按顺序来传送表示一个数码的所有二进制位（bit）的脉冲信号，每次一位。）的脉冲信号，每次一位。通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位，图最高有效位，图6.5(a)所示的是串行传送的示意图。所示的是串行传送的示意图。 假定串行数据是由假定串行数据是由“位时间位时间”组成的，那么传送组成的，那么传送8 8个比特需要个比特需要8 8个位时间。例个位时间。例如，如果接受设备在第一个位时间和第三个位时间接受到一个脉冲，而其余的如，如果接受设备在第一个位时间和第三个位时间接受到一个脉冲，而其余的6 6个位时间没有收到脉冲，那么就会知道所收到的二进制信息是个位时间没有收到脉冲，那么就会知道所收到的二进制信息是0000010100000101，注意，注意，串行传送时低位在前，高位在后。串行传送时低位在前，高位在后。 在串行传送时，被传送的数据需要在发送部件进行并行在串行传送时，被传送的数据需要在发送部件进行并行串行变换，这称为串行变换，这称为拆卸；而在接受部件又需要进行串行拆卸；而在接受部件又需要进行串行并行变换，这称为装配。并行变换，这称为装配。并- 串变换串- 并变换传送数据0000101发送部件接收部件低位10100000高位位时间传送脉冲T1T2T3T4T5T6T7T8(a)发送邮件接收邮件1高位0101100低位(b)高 8 位低 8 位高 8 位低 8 位发送部件接收部件(c)图6.5 信息的传送方式(a) 串行传送；(b) 并行传送；(c) 并串行传送（2 2） 并行传送并行传送 用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息有多少二进制位组成，就需要多少条传输线，这样二进制数有多少二进制位组成，就需要多少条传输线，这样二进制数“0”或或“1”可在不可在不同的线上同时进行传送。同的线上同时进行传送。（3 3） 并串行传送并串行传送 如果一个数据字由四个字节组成，在总线上以并串行方式传送，那么传送一如果一个数据字由四个字节组成，在总线上以并串行方式传送，那么传送一个字节时采用并行方式，而字节间的传送采用串行方式。显然，并串行传送方式个字节时采用并行方式，而字节间的传送采用串行方式。显然，并串行传送方式是并行方式和串行方式的结合。图（是并行方式和串行方式的结合。图（c）所示的是并串行传送方式的示意图。）所示的是并串行传送方式的示意图。（4 4） 分时传送分时传送 分时传送有两种概念。一是在分时传送信息时，总线不明确区分哪些是数据分时传送有两种概念。一是在分时传送信息时，总线不明确区分哪些是数据线，哪些是地址线，而是统一传送数据或地址的信息。由于传输线上既要传送地线，哪些是地址线，而是统一传送数据或地址的信息。由于传输线上既要传送地址信息，又要传送数据信息，因此必须划分时间，以便在不同的时间间隔中完成址信息，又要传送数据信息，因此必须划分时间，以便在不同的时间间隔中完成传送地址和传送数据的任务。传送地址和传送数据的任务。2 2接口的基本概念接口的基本概念 广义地讲，广义地讲，“接口接口”是指中央处理器（是指中央处理器（CPU）和内存、外围设备、或两种外围）和内存、外围设备、或两种外围设备、或两种机器设备之间通过总线进行连接的逻辑部件。接口部件在它所连接设备、或两种机器设备之间通过总线进行连接的逻辑部件。接口部件在它所连接的两部件之间起着的两部件之间起着“转换器转换器”的作用，以便实现彼此之间的信息传送。的作用，以便实现彼此之间的信息传送。 典型的接口通常具有如下功能：典型的接口通常具有如下功能： 控制控制 接口靠程序的指令信息来控制外围设备动作，如启动、关接口靠程序的指令信息来控制外围设备动作，如启动、关闭设备等。闭设备等。 缓冲缓冲 接口在外围设备和计算机系统的其他部件之间用作为一个接口在外围设备和计算机系统的其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。缓冲器，以补偿各种设备在速度上的差异。 状态监视状态监视 接口监视外围设备的工作状态并保存状态信息。状态接口监视外围设备的工作状态并保存状态信息。状态信息包括数据信息包括数据“准备就绪准备就绪”、“忙忙”、“错误错误”等等，供等等，供CPU CPU 询问外围询问外围设备时进行分析之用。设备时进行分析之用。 转换数据格式转换数据格式 接口可以完成任何要求的数据转换，例如并接口可以完成任何要求的数据转换，例如并- -串串转换或串转换或串- -并转换，因此数据能在外围设备和并转换，因此数据能在外围设备和CPUCPU之间正确地进行传送。之间正确地进行传送。 整理整理 接口可以完成一些特别的功能，例如在需要时可修改字计接口可以完成一些特别的功能，例如在需要时可修改字计数器或当前内存地址寄存器。数器或当前内存地址寄存器。 程序中断程序中断 每当外围设备向软件请求某种动作时，接口即发出一每当外围设备向软件请求某种动作时，接口即发出一个中断请求信号到个中断请求信号到CPU。例如，如果设备完成了一个操作或设备中存在。例如，如果设备完成了一个操作或设备中存在着一个错误状态，接口就发出中断。着一个错误状态，接口就发出中断。3 3串行通信与数据接口串行通信与数据接口（1） 串行通信的优点串行通信的优点 串行传送可以大大减少传送线，从而大大的降低成本。但是串行传送的速度慢，串行传送可以大大减少传送线，从而大大的降低成本。但是串行传送的速度慢，若并行传送所需的时间为若并行传送所需的时间为t，则串行传送的时间至少为，则串行传送的时间至少为nt（其中（其中n为位数）。为位数）。（2 2） 传送编码传送编码 在计算机中，数和字符等都是以一定的编码表示的。编码的种类很多，常用的在计算机中，数和字符等都是以一定的编码表示的。编码的种类很多，常用的主要有：主要有： 扩展的扩展的BCDBCD交换码交换码EBCDICEBCDIC（Extended Binary Coded Decimal Interchange Extended Binary Coded Decimal Interchange CodeCode），这是一种），这是一种8b8b编码，通常用在同步通信中。编码，通常用在同步通信中。 美国标准信息交换码美国标准信息交换码ASCII（American Standard Code for Information Interchange）。）。（3 3） 通信方式通信方式 在串行通信中，有两种最基本的通信方式。在串行通信中，有两种最基本的通信方式。1) 1) 异步通信异步通信ASYNCASYNC（Asynchronous Data CommunicationAsynchronous Data Communication） 它用一个起始位表示字符的开始，用停止位表示字符的结束构成一帧，如图所它用一个起始位表示字符的开始，用停止位表示字符的结束构成一帧，如图所示。示。 起始位占用一位，字符编码为起始位占用一位，字符编码为7 7位（位（ASCIIASCII）码，第）码，第8 8位为奇、偶校验位，加上这位为奇、偶校验位，加上这一位使字符中为一位使字符中为“1 1”的位为奇数（或偶数），停止位可以是一位、一位半或两位。的位为奇数（或偶数），停止位可以是一位、一位半或两位。于是一个字符就由于是一个字符就由10b10b或或或或11b11b构成。构成。 用这样的方式表示字符时，字符可以一个接着一个地传送。用这样的方式表示字符时，字符可以一个接着一个地传送。 在异步数据传送中，在异步数据传送中， CPUCPU与外设之间必须遵循如下二项规定。与外设之间必须遵循如下二项规定。 字符格式。字符格式。 这是对字符的编码方式，奇偶校验方式以及起始位和停止位的规定形式。这是对字符的编码方式，奇偶校验方式以及起始位和停止位的规定形式。例如用例如用ASCIIASCII编码，字符为七位，加上一个偶校验位，一个起始位，以及一个编码，字符为七位，加上一个偶校验位，一个起始位，以及一个停止位。形成一个停止位。形成一个10b10b的字符格式。的字符格式。 波特率（波特率（Baud rateBaud rate） 波特率即数据传送的速率，它对于波特率即数据传送的速率，它对于CPUCPU与外界的通信是很重要的。假如数据与外界的通信是很重要的。假如数据传送的速率是传送的速率是120120字符字符/s/s，而每一个字符字符格式为，而每一个字符字符格式为10b10b，则传送的波特率为，则传送的波特率为 1010120=1200b/s=1200 Baud120=1200b/s=1200 Baud 每一位的传送时间为波特率的倒数：每一位的传送时间为波特率的倒数： 波特率也是衡量传输通道频宽的指标。波特率也是衡量传输通道频宽的指标。 100/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1111100/1 0/1 起始位下一个字符起始位7位数据奇偶校验停止位第n个字符空闲位第(n+1)个字符低位高位下降边指出下一个字符的开始一位时间取决于波特率MARK(a)0/1 0/1100/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1100/1 0/1 0/1 0/1起始位7位数据奇偶校验停止位第n个字符第(n+1)个字符低位高位下降边指出下一个字符的开始奇偶校验停止位第(n1)个字符7位数据(b)图6.7 异 步通 信字 符格 式2) 2) 同步传送同步传送 在异步传送中，每一个字符要用起始位和停止位作为字符开始和结束的标在异步传送中，每一个字符要用起始位和停止位作为字符开始和结束的标志，占用了时间，所以，在数据块传送时，为了提高速度，就去掉这些标志，志，占用了时间，所以，在数据块传送时，为了提高速度，就去掉这些标志，采用同步传送的方式。此方式在数据块开始处要用同步字符来指示，如图所示。采用同步传送的方式。此方式在数据块开始处要用同步字符来指示，如图所示。 发送设备在发送的数据前面要先发送同步字符，接收设备在收发送设备在发送的数据前面要先发送同步字符，接收设备在收到同步字符后就以与发送设备相同的时钟来接收数据块，从而达到同步字符后就以与发送设备相同的时钟来接收数据块，从而达到快速数据传送的目的。到快速数据传送的目的。 同步传送的速度高于异步传送速度，可达上兆波特。但它要求同步传送的速度高于异步传送速度，可达上兆波特。但它要求用时钟来实现发送端与接收端之间的同步，故而硬件结构复杂。用时钟来实现发送端与接收端之间的同步，故而硬件结构复杂。（4 4） 串行传送中的几个问题串行传送中的几个问题 1) 数据传送方向数据传送方向 半双工（半双工（Half Duplex） 如图所示，每次只能有一个站发送，即如图所示，每次只能有一个站发送，即只能是由只能是由A发送到发送到B，或是由，或是由B发送到发送到A，不能，不能A和和B同时发送。同时发送。 完全双工（完全双工（Full Duplex） 如图所示。两个站可同时发送和接收。如图所示。两个站可同时发送和接收。2) 信号的调制和解调信号的调制和解调计算机CRT图6.11 通信信号示意303000放大倍数Kf/Hz图6.12 电话线的频带图计算机电话线图6.13 数字信号通过电话线传送产生的畸变 所以，要用调制器（所以，要用调制器（Modulator）把数字信号转换为模拟信号进行传送；）把数字信号转换为模拟信号进行传送；接收时用解调器（接收时用解调器（Demodulator）检测此模拟信号，再把它转换成数字信）检测此模拟信号，再把它转换成数字信号，如图所示。号，如图所示。 计 算 机MODEM11 0 1 0 1 0 1 0010MODEM1 0 1 0 1 0 1 0CRT数 字 信号模 拟 信号数 字 信号两 线 电话 线图 6.14 调 制与 解调 示意 图频 率 1频 率 2D ATA输 出（ FSK ）0 1 0 1 0 0 1 0+010图 6.15 F S K 调 制 法 原 理 图FSK（Frequency Shift Keying）是一种常用的调制方法：它把数字信号的）是一种常用的调制方法：它把数字信号的“1”与与“0”调制成不同频率（易于鉴别）的模拟信号，其原理如图所示。调制成不同频率（易于鉴别）的模拟信号，其原理如图所示。 两个不同频率的模拟信号，分别由电子开关控制，在运算放大器的输入端两个不同频率的模拟信号，分别由电子开关控制，在运算放大器的输入端相加，而电子开关由要传输的数字信号（即数据）控制。当信号为相加，而电子开关由要传输的数字信号（即数据）控制。当信号为“1”时，控时，控制上面的电子开关导通，送出一串频率较高的模拟信号；当信号为制上面的电子开关导通，送出一串频率较高的模拟信号；当信号为“0”时，控时，控制下面的电子开关导通，送出一串频率较低的模拟信号，于是在运算放大器的制下面的电子开关导通，送出一串频率较低的模拟信号，于是在运算放大器的输出端，就得到了调制后的信号。输出端，就得到了调制后的信号。4 4Intel 8251AIntel 8251A可编程通信接口可编程通信接口（1 1） 基本性能基本性能 可用于同步或异步传送。可用于同步或异步传送。 同步传送，同步传送，5 58b8b字符，内部或外部字符同步化，自动插入同步字符。字符，内部或外部字符同步化，自动插入同步字符。 异步传送，异步传送，5 58b8b字符，时钟速率为通信波特率的字符，时钟速率为通信波特率的1 1、1616或或6464倍。倍。 可产生中止字符，可产生可产生中止字符，可产生1 1、或、或2b2b的停止位。可检查假启动位。自动检测的停止位。可检查假启动位。自动检测和处理中止字符。和处理中止字符。 波特率，波特率， DCDC（异步）；（异步）； DCDC64Kb64Kb（同步）。（同步）。 完全双工，双缓冲器发送和接收器。完全双工，双缓冲器发送和接收器。 误差检测，具有奇偶、溢出和帧错误等检测电路。误差检测，具有奇偶、溢出和帧错误等检测电路。（2 2） 82518251的结构的结构 8251的结构如图的方框图所示。整个的结构如图的方框图所示。整个8251可以分成五个主要部分：接收器、可以分成五个主要部分：接收器、发送器、调制控制、读写发送器、调制控制、读写/控制以及控制以及I/O缓冲器。而缓冲器。而I/O缓冲器由状态缓冲器、发缓冲器由状态缓冲器、发送数据送数据/命令缓冲器和接收数据缓冲器三部分组成。命令缓冲器和接收数据缓冲器三部分组成。8251的内部由内部数据总线的内部由内部数据总线实现相互之间的通信。实现相互之间的通信。 1) 1) 接收器接收器 接收器接收由接收器接收由RxD脚输入的串行数据，并按规定的格式把它转换为并行数据，脚输入的串行数据，并按规定的格式把它转换为并行数据，存放在接收数据缓冲器中。存放在接收数据缓冲器中。 2) 2) 发送器发送器 发送器接收发送器接收CPU送来的并行数据，将它加上起始位、奇偶校验位和停止位，送来的并行数据，将它加上起始位、奇偶校验位和停止位，然后由然后由TxD脚发送。脚发送。发送数据 /命令缓冲器外部数据总线状态缓冲器读/写控制逻辑RESETCLKRDWRCS发送器（P S）发送（控制）TXDTXPDYTXETXC调制控制接收（控制）接收器（S P）RXRDYSYN DEETRXCRXDDTRDSRRTSCTS接收数据缓冲器图6.16 8251的方框图终止或空闲位起始位第一数据位第二数据位第三数据位第四数据位第五数据位第六数据位第七数据位第八数据位奇偶校验位终止位100/10/10/10/10/10/10/10/10/11一个字符8Tc到9Tc16Tc1016Tc916Tc816Tc716Tc616Tc516Tc416Tc316Tc=48Tc32Tc图6.17 8259接收数据定时方式5 5并行数据接口并行数据接口 通常并行数据接口应具有以下功能：通常并行数据接口应具有以下功能： 有两个或两个以上的具有输入和输出数据的缓冲器或锁存器的数据端口，有两个或两个以上的具有输入和输出数据的缓冲器或锁存器的数据端口，可以和可以和CPUCPU的数据总线相连接。的数据总线相连接。 每个数据端口都有与每个数据端口都有与CPUCPU用应答方式交换数据所需的状态信号和控制信号。用应答方式交换数据所需的状态信号和控制信号。具有保存控制字的控制寄存器。具有保存控制字的控制寄存器。CPUCPU可通过用户程序将控制字送到控制寄存器，可通过用户程序将控制字送到控制寄存器，命令外围设备执行不同的功能。命令外围设备执行不同的功能。 具有控制外围设备的控制和定时信号。具有控制外围设备的控制和定时信号。数据缓冲器1方向寄存器控制控制缓冲器方向寄存器多路转换器数据缓冲器2方向寄存器控制设备选择控制逻辑缓冲读/写中断控制总线CPU数据总线地址总线去 I/O 设备控制信号I/OI/O图6.18 典型PIO简化框图（1 1） 数据缓冲器数据缓冲器 数据缓冲器可以有两个或多个。它们既可以作为输入数据寄存器，也可以作为数据缓冲器可以有两个或多个。它们既可以作为输入数据寄存器，也可以作为输出数据寄存器，这由方向寄存器来控制。每个数据缓冲器，可以接到由多条传输出数据寄存器，这由方向寄存器来控制。每个数据缓冲器，可以接到由多条传输线组成的双向数据总线上去，在微型机中，通常把一个数据缓冲器称为一个端输线组成的双向数据总线上去，在微型机中，通常把一个数据缓冲器称为一个端口。口。（2 2）控制缓冲器）控制缓冲器 控制缓冲器用来作为存放控制字的控制寄存器，并且决定外围设备的工作方式。控制缓冲器用来作为存放控制字的控制寄存器，并且决定外围设备的工作方式。（3 3）多路转换器）多路转换器 多路转换器实际上是一个多路开关，通过多路转换器，两个或多个数据缓冲器多路转换器实际上是一个多路开关，通过多路转换器，两个或多个数据缓冲器的数据可转接到的数据可转接到CPUCPU的数据总线上去。的数据总线上去。（4 4）控制逻辑）控制逻辑 控制逻辑用来发出和接收各种控制信号，其中包括外围设备的工作状态信号。控制逻辑用来发出和接收各种控制信号，其中包括外围设备的工作状态信号。6.2 6.2 总线的控制与通信总线的控制与通信 总线的控制总线的控制 控制方式可以分成集中式和分散式两类。总线控制逻辑基本集中控制方式可以分成集中式和分散式两类。总线控制逻辑基本集中在一处的，称为集中式总线控制。总线控制逻辑分散在总线各部件在一处的，称为集中式总线控制。总线控制逻辑分散在总线各部件中的，称为分散式总线控制。集中式控制是三总线、双总线和单总中的，称为分散式总线控制。集中式控制是三总线、双总线和单总线结构机器中主要采用的方式，它主要有以下三种控制方式：链线结构机器中主要采用的方式，它主要有以下三种控制方式：链式查询方式；计数器定时查询方式；独立请求方式。式查询方式；计数器定时查询方式；独立请求方式。1 1 链式查询方式链式查询方式 链式查询方式如图链式查询方式如图6.19(a)6.19(a)所示。图中所示的总线控制部件在单总线系统和所示。图中所示的总线控制部件在单总线系统和双总线系统中常常是双总线系统中常常是CPU CPU 的一部分。在三总线系统的的一部分。在三总线系统的I/OI/O总线中，它是通道的一总线中，它是通道的一部分。部分。 链式查询方式，除一般数据总线链式查询方式，除一般数据总线D D和地址总线和地址总线A A外，主要有三根控制线：外，主要有三根控制线： BSBS（忙）（忙） 该线有效，表示总线正被某外设使用。该线有效，表示总线正被某外设使用。 BRBR（总线请求）（总线请求） 该线有效，表示至少有一个外设要求使用总线。该线有效，表示至少有一个外设要求使用总线。 BGBG（总线同意）（总线同意） 该线有效，表示总线控制部件响应总线请求（该线有效，表示总线控制部件响应总线请求（BRBR）。）。总线控制部 件BSBR设备接口0设备接口1设备接口nDABG(a)总线控制部 件BSBR设备接口0设备接口1设备接口nDA设备地址计数器(b)总线控制部 件BG0BR0设备接口0设备接口1设备接口nBG1BR1BGnBRn(c)图6.19 集中式总线控制方式(a) 链式查询方式；(b) 计数器定时查询方式；(c) 独立请求方式 链式查询方式的主要特征是总线同意信号链式查询方式的主要特征是总线同意信号BG的传送方式：串行地从一个的传送方式：串行地从一个I/O接口送到下一个接口送到下一个I/O接口。假如接口。假如BG到达的接口无总线请求，则继续往下传；假如到达的接口无总线请求，则继续往下传；假如BG到达的总线接口有总线请求，到达的总线接口有总线请求，BG信号便不再往下传。这意味着，该信号便不再往下传。这意味着，该I/O接口接口就获得了总线控制权。就获得了总线控制权。 在查询链中离总线控制器最近的设备具有最高优先权，离总线越远，优先权在查询链中离总线控制器最近的设备具有最高优先权，离总线越远，优先权越低。越低。 链式查询方式的优点是，只用很少几根线就能按一定优先次序实现总线控链式查询方式的优点是，只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。制，并且这种链式结构很容易扩充设备。 链式查询方式的缺点是对询问链的电路故障很敏感，链式查询方式的缺点是对询问链的电路故障很敏感，2 2 计数器定时查询方式计数器定时查询方式 计数器定时查询方式（又称为计数查询）原理如图计数器定时查询方式（又称为计数查询）原理如图6.19(b)所所示。总线上的任一设备要求使用总线时，通过示。总线上的任一设备要求使用总线时，通过BR线发出总线请线发出总线请求。总线控制器接到请求信号以后，在求。总线控制器接到请求信号以后，在BS线为线为“0”的情况下让的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备的相一致时，该设备置线的设备的相一致时，该设备置BS线为线为“1”，获得总线使用权，获得总线使用权，此时中止计数查询。此时中止计数查询。3 3 独立请求方式独立请求方式 独立请求方式原理如图独立请求方式原理如图6.19(c)所示。在独立请求方式中，每所示。在独立请求方式中，每一个共享总线的设备均有一对总线请求线一个共享总线的设备均有一对总线请求线BRi和总线同意线和总线同意线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线控制部当设备要求使用总线时，便发出该设备的请求信号。总线控制部件中一般有一个排队电路，根据一定的优先次序决定首先响应哪件中一般有一个排队电路，根据一定的优先次序决定首先响应哪个设备的请求，并对该设备发出同意信号个设备的请求，并对该设备发出同意信号BGi。总线的通信总线的通信 当共享总线的部件获得总线使用权后，就开始传送信息，即进行通信。通当共享总线的部件获得总线使用权后，就开始传送信息，即进行通信。通信方式是实现总线控制和数据传送的手段，通常分为同步通信和异步通信两信方式是实现总线控制和数据传送的手段，通常分为同步通信和异步通信两种。种。1 1 同步通信同步通信 总线上的部件通过总线进行信息传送时，用一个公共的时钟信号来实现同总线上的部件通过总线进行信息传送时，用一个公共的时钟信号来实现同步运行，这种方式称为同步通信（无应答通信）。这个公共的时钟可以由步运行，这种方式称为同步通信（无应答通信）。这个公共的时钟可以由CPU总线控制部件发送到每一个部件（设备），也可以让每个部件有各自的时钟发总线控制部件发送到每一个部件（设备），也可以让每个部件有各自的时钟发生器，然而它们都必须由总线控制部件发出的时钟信号进行同步。生器，然而它们都必须由总线控制部件发出的时钟信号进行同步。 由于采用了公共时钟，每个部件什么时候发送和接收信息都由统一的时由于采用了公共时钟，每个部件什么时候发送和接收信息都由统一的时钟规定，因此，同步通信具有较高的传输频率。钟规定，因此，同步通信具有较高的传输频率。 同步通信适用于总线长度较短、各部件存取时间比较接近的情况。这是同步通信适用于总线长度较短、各部件存取时间比较接近的情况。这是因为，同步方式对任何两个设备之间的通信都给予同样的时间安排。就总线因为，同步方式对任何两个设备之间的通信都给予同样的时间安排。就总线的长度来讲，必须按距离最长的两个设备的传输延迟来设计公共时间，但是的长度来讲，必须按距离最长的两个设备的传输延迟来设计公共时间，但是总线长了势必降低传输频率。总线长了势必降低传输频率。 存取时间是指部件接到读存取时间是指部件接到读/写命令，到完成读出或写入一个数据所需要写命令，到完成读出或写入一个数据所需要的时间。同步总线必须按最慢的部件设计公共时钟，如果各部件存取时间相的时间。同步总线必须按最慢的部件设计公共时钟，如果各部件存取时间相差很大，则会大大损失总线效率。差很大，则会大大损失总线效率。2 2异步通信异步通信 异步通信允许总线上的各部件有各自的时钟，在部件之间进行通信时没有公异步通信允许总线上的各部件有各自的时钟，在部件之间进行通信时没有公共的时间标准，而是靠发送信息时同时发出本设备的时间标志信号，用共的时间标准，而是靠发送信息时同时发出本设备的时间标志信号，用“应答方应答方式式”来进行通信。来进行通信。发送部件将数据放在总线上，延迟发送部件将数据放在总线上，延迟t t时间后发出时间后发出READYREADY信号，通知对方数据已在信号，通知对方数据已在总线上。接受部件以总线上。接受部件以READYREADY信号作选通脉冲接收数据，并发出信号作选通脉冲接收数据，并发出ACKACK作回答，表示作回答，表示数据已接收。发送部件收到数据已接收。发送部件收到ACKACK信号后可以撤除数据和信号后可以撤除数据和READYREADY信号，以便进行下信号，以便进行下一次传送。一次传送。 另一方面，接受部件在收到另一方面，接受部件在收到READYREADY信号下降沿时必须结束信号下降沿时必须结束ACKACK信号，这样信号，这样在在ACKACK信号结束以前不会产生下一个信号结束以前不会产生下一个READYREADY信号，从而保证了数据传输的可靠信号，从而保证了数据传输的可靠性。在这种全互锁的双向通信中，性。在这种全互锁的双向通信中，READYREADY信号和信号和ACKACK信号的宽度是依据传输情信号的宽度是依据传输情况的不同而浮动变化的。传输距离不同，或者部件的存取速度不同，信号的宽况的不同而浮动变化的。传输距离不同，或者部件的存取速度不同，信号的宽度也不同，即度也不同，即“水涨船高水涨船高”式的变化，从而解决了数据传输中存在的时间同步式的变化，从而解决了数据传输中存在的时间同步问题。问题。 由于异步通信采用了应答式全互锁方式，因此，它能够适用于存取周期由于异步通信采用了应答式全互锁方式，因此，它能够适用于存取周期不同的部件之间的通信，对总线长度也没有严格的要求。不同的部件之间的通信，对总线长度也没有严格的要求。6.3 常用总线举例常用总线举例 总线结构类型总线结构类型1 1ISA/EISA/MCA/VESAISA/EISA/MCA/VESA总线总线 ISA(Industry Standard Architecture)ISA(Industry Standard Architecture)是是IBMIBM公司为公司为286/AT286/AT电脑制定的总线工电脑制定的总线工业标准，也称为业标准，也称为ATAT标准。标准。ISAISA总线的影响非常大，直到现在还有大量总线的影响非常大，直到现在还有大量ISAISA总线设备总线设备在使用，大多数主板也保留了在使用，大多数主板也保留了ISAISA总线的插槽。总线的插槽。 EISA(Extended Industry Standard Architecture)EISA(Extended Industry Standard Architecture)，是，是EISAEISA集团集团( (由由CompaqCompaq、HPHP、ASTAST等组成等组成) )专为专为32b CPU32b CPU设计的总线扩展工业标准，它是设计的总线扩展工业标准，它是ISAISA总线的扩展，既总线的扩展，既可连接可连接ISAISA设备，也可连接设备，也可连接EISAEISA设备。目前微型机上均保留了设备。目前微型机上均保留了EISAEISA总线插槽。总线插槽。 MCA (Micro Channel Architecture) MCA (Micro Channel Architecture)是是IBMIBM公司为公司为PS/2PS/2微型机系统开微型机系统开发的微通道总线结构。发的微通道总线结构。 VESA(Video Electronics Standards Association)，是，是VESA组织组织(由由IBM、Compaq等发起，有等发起，有120多家公司参加多家公司参加)按按Local Bus(局部总线局部总线)标准设计的一种开放性总线，但成本较高，只是适用于标准设计的一种开放性总线，但成本较高，只是适用于486的一种过渡标的一种过渡标准，目前已经淘汰。准，目前已经淘汰。2PCI总线总线 PCI总线是一种不依附于某个具体处理器的局部总线，从结构上看，总线是一种不依附于某个具体处理器的局部总线，从结构上看，PCI是在是在CPU和原来的系统总线之间插入的一级总线，需要时，具体由一个桥和原来的系统总线之间插入的一级总线，需要时，具体由一个桥接电路来实现对这一层的智能设备取得总线控制权，以加速数据传输管理。接电路来实现对这一层的智能设备取得总线控制权，以加速数据传输管理。3AGP总线总线 Intel公司开发了公司开发了AGP(Accelerated Graphics Port， 图形加速端口图形加速端口)标标准，主要目的就是要大幅提高微型机的图形尤其是准，主要目的就是要大幅提高微型机的图形尤其是3D图形的处理能力。图形的处理能力。 由于由于AGP总线将显示卡同主板芯片组直接相连进行点对点传输，大幅提总线将显示卡同主板芯片组直接相连进行点对点传输，大幅提高了微型机对高了微型机对3D图形的处理能力，也将原先占用的大量图形的处理能力，也将原先占用的大量PCI带宽资源留给了带宽资源留给了其他其他PCI接口卡。连接在接口卡。连接在AGP总线插槽上的总线插槽上的AGP显示接口卡，其视频信号的显示接口卡，其视频信号的传送速率可以从传送速率可以从PCI总线的总线的133MB/s提高到提高到533MB/s。AGP的工作频率为，的工作频率为，是现行是现行PCI总线的二倍，还可以提高到总线的二倍，还可以提高到133MHz或更高，传送速率则会达到或更高，传送速率则会达到1GB/s以上。以上。AGP的实现依赖两个方面，一是支持的实现依赖两个方面，一是支持AGP的芯片组的芯片组/主板，二主板，二是是AGP显示接口卡。显示接口卡。 PCI总线的传输速度只能达到总线的传输速度只能达到132MB/s，而，而AGP总线则能达到总线则能达到528MB/s，四倍于前者。有了如此快的传输速度，自然使图形显示（特别是四倍于前者。有了如此快的传输速度，自然使图形显示（特别是3D图形）的性图形）的性能有了极大的提高，从而使微型机在图形处理方面又向前迈了一大步，也使得让能有了极大的提高，从而使微型机在图形处理方面又向前迈了一大步，也使得让微型机达到微型机达到3D图形工作站性能的梦想成为了现实。图形工作站性能的梦想成为了现实。标准接口类型标准接口类型1 1IDE/EIDEIDE/EIDE接口接口 IDEIDE的原文是的原文是Integrated Device ElectronicsIntegrated Device Electronics，即集成设备电子部件。它是，即集成设备电子部件。它是由由CompaqCompaq公司开发并由公司开发并由Western DigitalWestern Digital公司生产的磁盘控制器接口。公司生产的磁盘控制器接口。IDEIDE采用采用了了4040线的单组电缆连接。由于把磁盘控制器集成到驱动器之中，磁盘接口卡就变线的单组电缆连接。由于把磁盘控制器集成到驱动器之中，磁盘接口卡就变得十分简单，现在的微机系统中已不再使用磁盘接口卡，而把磁盘接口电路集成得十分简单，现在的微机系统中已不再使用磁盘接口卡，而把磁盘接口电路集成到系统主板上，并留有专门的到系统主板上，并留有专门的IDEIDE连接器插口。连接器插口。IDEIDE由于具有多种优点，且成本低由于具有多种优点，且成本低廉，在个人微机系统中得到了广泛的应用。廉，在个人微机系统中得到了广泛的应用。 增强型增强型IDE (Enhanced IDE)是是Western Digital为取代为取代IDE而开发的而开发的磁盘机接口标准。在采用磁盘机接口标准。在采用EIDE接口的微机系统中，接口的微机系统中，EIDE接口已直接集成接口已直接集成在主板上，因此，不必再购买单独的接口卡。与在主板上，因此，不必再购买单独的接口卡。与IDE相比，相比，EIDE具有支具有支持大容量硬盘、可连接四台持大容量硬盘、可连接四台EIDE设备、有更高数据传输速率（以上）等设备、有更高数据传输速率（以上）等几方面的特点。为了支持大容量硬盘，几方面的特点。为了支持大容量硬盘，EIDE支持三种硬盘工作模式：支持三种硬盘工作模式：NORMAL、LBA和和LARGE模式。模式。2 2Ultra DMA33Ultra DMA33和和Ultra DMA66Ultra DMA66接口接口 在在ATAATA2 2标准推出之后，标准推出之后，SFFCSFFC又推出了又推出了ATAATA3 3标准。标准。ATAATA3 3标准的主要特标准的主要特点是提高了点是提高了ATAATA2 2的安全性和可靠性。的安全性和可靠性。ATAATA3 3本身并没有定义更高的传输模式。本身并没有定义更高的传输模式。此外，此外，ATAATA标准本身只支持硬盘，为此标准本身只支持硬盘，为此SFFCSFFC将推出将推出ATAATA4 4标准，该标准将集成标准，该标准将集成ATAATA3 3和和ATAPIATAPI，并且支持更高的传输模式。在，并且支持更高的传输模式。在ATAATA4 4标准没有正式推出之前，标准没有正式推出之前，作为一个过渡性的标准，作为一个过渡性的标准，QuantumQuantum和和IntelIntel推出了推出了Ultra ATA(Ultra DMA)Ultra ATA(Ultra DMA)标准。标准。Ultra ATAUltra ATA的第一个标准是的第一个标准是Ultra DMA33(Ultra DMA33(简称简称UDMA33)UDMA33)，也有人把它称为，也有人把它称为ATAATA3 3。符合该标准的主板和硬盘早在。符合该标准的主板和硬盘早在19971997年便已经投放市场，目前几乎所有的主年便已经投放市场，目前几