IP设计与验证技术 讲义

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,微电子中心,IP,设计与验证技术,223,微电子中心,IP,设计与验证技术,159,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,IP,设计与验证技术,2021-2021秋学,Agenda,一、绪论,二、总线技术,三、,APB,总线和基于,APB,总线的,IP,设计,四、,Avalon,总线和基于,Avalon,总线的,IP,设计,2021-2021秋学,第,1,章 绪论,一、,Introduction,二、,IP Reuse,三、,IP Usable,2021-2021秋学,年代,1997,1999,2001,2003,2006,2009,工艺,(nm),250,180,150,130,100,70,晶体管,11M,21M,40M,76M,200M,520M,面积,(mm,2,),300,340,385,430,520,620,时钟,(MHz),750,1200,1400,1600,2000,2500,金属层,6,6-7,7,7,7-8,8-9,电压,(v),2.15,1.65,1.35,1.35,1.05,0.75,线长,(m),820,1480,2000,2840,5140,10000,Buffers/,片,5k,25k,40k,54k,230k,797k,集成电路工艺的开展态势,第,1,章 绪论 一、,Introduction,2021-2021秋学,System On a Chip,Logic(CPU,DSP,),Memory (SRAM, ROM, EPROM,FeRAM, MRAM, DRAM),Analog or Mixed Signal (DAC,ADC),MEMS,Optoelectronic Function,SoC,2021-2021秋学,SoC example:,PDA Controller,LCD,Memory,VGA,Memory,RAMDAC,PLLs,Audio,DAC,ADC,ARM720T Core,Piccolo DSP,UARTs,Timer,IrDA,LCD,Controller,VGA,Controller,PCMCIA,RTC,USB,PMU,INTC,SDRAM,Ctrl,DMA,KBD,BUS,Ctrl,Technology: 0.35um 1P3M,Chip Size: 9.37 X 9.37 mm,2,ARM7201 based,Gate Count: 500K gates,Application : Data Terminals,PDA, CNS,Web Phone,2021-2021秋学,C1:,由于芯片集成度指数级增长引起的复杂性,-,更多的器件,-,更大的功耗,-,异种器件、部件或电路的集成,C2 :,由于特征尺寸指数级减小引起的复杂性,-,互连线延迟,-,耦合噪声,- EMI,C3:,嵌入处理器,-,软硬件协同设计,-,嵌入,OS,和应用软件,More & more complex HW,More complex Embedded SW Applications,设计复杂性,C1 x C2,x C3,SOC,设计的复杂性,2021-2021秋学,Source:,2002 Collett International Research, Inc.,First silicon success,1999,2002,2004,100%,39%,44%,48%,North America Re-spin Statistics,SoCs Requiring,One or more re-spins:,61%,Why Is So Difficult Design SoC?,2021-2021秋学,One key to successful SoC design is to have a library of reusable components from which to build the design.,Reusable IP,的必要性,2021-2021秋学,IP Define:,为满足,TTM,的要求,SoC,的设计要采用新的设计方法学来提高设计效率。目前多采用基于平台的设计方法，用已设计好的模块来集成，这些模块就称为,IP(Intellectual Property),核。,IP,的可用性,IP,的复用性,2021-2021秋学,By 2005 80% of a SoC Will Consist of,Pre-designed IP Blocks,Predesigned Blocks as a Percent of,SoCs,50%,80%,95%,2000,2005,2021,Source: Dataquest, 2000,Most of the circuitry in SoCswill be acquired, not designed,In-house IP,3,rd Party IP,Customer Designed,UsingFoundation,BuildingBlocks,2021-2021秋学,IP,分类,软核Soft IP软核以可综合的HDL的形式交付的，具有更灵活的优点和在性能时序，面积，功耗方面不可预测的缺点。软核增加了知识产权保护的风险，因为使用者需要RTL源代码。,固核Firm IP,硬核Hard IP已经进行了功耗，尺寸和性能的优化并映射到一个特定的工艺，通常以GDSII的形式交付。它们具有更可预测的优点，但是由于工艺相关性，因此有更少的灵活性和可移植性。因为版权保护并且不需要RTL代码，保护硬核的能力更好一些。,2021-2021秋学,IP,来源,来源一：芯片设计公司的自身积累,传统Fabless设计公司在多年的芯片设计中往往有自身的技术专长，如Intel的处理器技术、TI的DSP技术、Motorola的嵌入式 MCU技术、Trident的Graphics技术等。这些技术成功地开发了系列芯片，并在产品系列开展过程中确立了设计重用的原那么，一些成功设计成果的可重用局部经屡次验证和完善形成了IP。这些IP往往是硬核，如果这类硬核作为可提供给其他芯片设计公司使用的IP，就成了商品化的IP。,2021-2021秋学,IP,来源,来源二：,Foundry,的积累,Foundry 厂商是没有自身芯片产品的芯片代加工厂，但Foundry厂商为了吸引更多的芯片设计公司投片，往往设立后端设计队伍，来配合后端设计能力较弱的芯片设计公司开展布局布线工作。这支设计队伍也积累了一定的芯片设计经验，并积累了少量的IP(主要是Memory、EEPROM和FlashMemory等)，这些IP可以被需要集成或愿意在该Foundry流片的公司采用。,此外，IP专职供给商与主要的Foundry厂商有长期的合作关系，经过投片验证的IP可由Foundry厂向用户提供，IP专职供给商从中提取一定利润。,2021-2021秋学,IP,来源,来源三：专业,IP,公司,这是20世纪90年代中期兴起的，迎接SoC时代到来的设计公司。这类公司的特点是已经认识到将自身多年积累的IP资源转化成商品的商业价值，因此，它们不仅提供已经成熟的IP，同时针对当前的技术热点、难点开发芯片设计市场急需的IP核。它们提供的IP同样有硬核、固核、软核之分，但通过与Foundry 厂合作，及时对所开发的IP核进行流片验证是IP硬核供给商的通行做法，这也是IP核及早面市的必要措施。,2021-2021秋学,IP,来源,来源三：专业,IP,公司,ARM、Motorola、MIPS是提供嵌入式MCUIP核的主要专业公司；LEDA是模拟、混合信号IP硬核的最主要供给商，它同时还针对当前通信市场的需求开发并提供宽带应用、蓝牙和光通信(SONET/SDH)的IP核。上述这些公司都是当今芯片设计行业中专业IP供给商的代表。这些专业IP供给商的业务重点是开发IP核，对于进入自身所不熟悉的地区，那么往往通过与当地的芯片设计效劳公司结成合作伙伴或战略联盟来实现。,2021-2021秋学,IP,来源,来源四：,EDA,厂商,在美国，EDA厂家也是提供IP资源的一个主要渠道，占到IP交易量的10%左右。主要的EDA厂商为了提供更适合SoC设计的平台，在其工具中集成了各类IP核以方便用户的 IP嵌入设计，这些IP核根本是以软核形式出现。EDA厂商也并不直接设计开发IP核，而是与一些提供IP软核的设计公司合作，提供一种集成IP核的设计环境。,由于集成的IP核多为软核，用户还要对这些软核做综合、时序分析、验证等工作，对用户的及时上市要求没有本质性改善，在IP核的支持、效劳方面也存在诸多不便。因此，在国内的EDA厂家目前仍以经营EDA工具为主，从人员配备上讲，几乎没有提供IP资源的效劳力量。,2021-2021秋学,IP,来源,来源五：设计效劳公司,我国台湾较有名的芯片设计效劳公司有创意电子、智原科技等，它们除了积累了一定自己的IP硬核外，还与专业IP供给商，如ARM结成合作伙伴向用户提供更丰富的IP资源。祖国大陆的芯片设计效劳公司有泰鼎(上海)，目前可为用户提供300多种IP硬核，涉及高速数字逻辑、I/O模块、模拟、混合信号、RF等领域。,目前，国内还没有像国外那种专门设计IP硬核的公司，芯片设计公司的成功设计还不能被称为IP。但国内已经有专门提供软核的公司，以RTL形式提供给用户。,2021-2021秋学,第,1,章 绪论,一、,Introduction,二、,IP Reuse,三、,IP Usable,2021-2021秋学,IP,重用对设计生产率的提高,2021-2021秋学,IP Reuse,软,IP,固,IP,硬,IP,验证,IP,Spec.,文档,功能验证文档,IP,开发与集成的功能验证分类标准,提交什么？,什么格式？,满足性能？,如何验证？,费用多少？,Need Clean Hand-of,如何发布？,如何包装？,如何保护？,属性描述、选择和转让格式标准,2021-2021秋学,IP,产业面临的挑战,How to choose,？,2021-2021秋学,基于接口的设计,灵活性,&,可移植性,VC,接口,真正的“Mix & Match,2021-2021秋学,VCI 接口协议标准,VCIVirtual Component Interface是定义一个通用接口，以便任何来源的IP都可以在芯片集成者的SoC内进行互连。按这种方式，IP就不再局限为被设计者一次使用。它们可以被反复重用。采用VCI作为自身接口的IP模块即可直接点对点地连接，也可通过带有VCI接口的总线进行互连。,VCI的定义包括：,一个请求响应协议,一个传输请求响应的协议,这些请求和响应的内容和编码,2021-2021秋学,VCI,接口,:for example,2021-2021秋学,OCP接口协议标准,OCP-IP,接口标准,OCP-IP的OCP标准，开发于2001年，2003年推出2.0版，有工具，有技术支持，目前OCP-IP的成员有110家左右。,2021-2021秋学,当各IP模块集成到SoC上时，原本IP边界上的I/O端口会嵌入到SoC内部，不能被芯片外界访问到，IP核失去了原本的可控制性和可观察性。如何通过SoC芯片的I/O端口访问到内部的IP核是一个必须解决的问题。必须进行IP核测试访问机制的研究。,目前，VSIA和IEEE提出了一些解决方案和标准，如IEEE的P1500标准草案，VSIA测试访问体系结构TST 2 1.0。,IP,核测试存取结构标准,2021-2021秋学,IP,核质量标准,采用第三方提供的,IP,核，,IP,核的性能和可靠性如何保证，,IP,售主提供的验证方法和测试向量是否足够测试,IP,等问题，都是,IP,使用过程中必须考虑的。例如，要设计一个高质量的,IP,，在系统级就应考虑设计风格，时钟策略，复位方式，验证策略，可测性设计，低功耗设计等,。,还有,RTL,级的代码编写质量，作为,IP,核的,HDL,代码的编写要具有可读性、可移植性和可综合性等。这些都是,IP,核质量标准应涉及的内容。,IP Provider,IP Integrator,2021-2021秋学,集成电路,IP,核标准体系,IP,核质量评估标准,IP,核接口设计标准,IP,核交付使用文档标准,/,标准,IP,核知识产权保护标准,集成电路,IP,核标准体系,IP,核标准框架,IP,打包和集成自动化标准,2021-2021秋学,第,1,章 绪论,一、,Introduction,二、,IP Reuse,三、,IP Usable,2021-2021秋学,The Key of IP Design,IP 开发工程管理,ISO9000管理体系,合理的Schedule,IP 开发团队人员结构,软件专业工程师VIP，验证,微电子专业工程师(RTL, Circuit, Layout),IP 开发流程,统一的开发目录结构、统一的交付格式,统一的文档标准,2021-2021秋学,Soft IP,Design Flow,2021-2021秋学,Soft IP,Design Flow - Docoment,“Functional Specification,“Design Manual,“Verification Manual,“Functional Verification,2021-2021秋学,Problems on IP Design,Required customize work 44%,Hard to test 11%,Hard to implementation flow 7%,Specific Error, Ambiguity,Miss interpretation 43%,Unable to meet the specification 32%,2021-2021秋学,一个好的,IP,的要求,To support the broadest range of applications, and provide the highest reuse benefits, IP should have these features:,Configurable to meet the requirements of many different designs,Standard interfaces,Complete set of deliverables to facilitate integration into a chip design,2021-2021秋学,Configurability,Most IP has to be configurable to meet the needs of many different designs (and if it doesnt meet the needs of many different designs, it is not worth investing much money to make it reusable). For example:,(1) Processors may offer different implementations of multipliers, caches, and cache controllers.,(2) Interface blocks like USB may support multiple configurations (low-speed, full-speed, high-speed) and multiple interfaces for different physical layer interfaces.,(3) Buses and peripherals may support configurable address and data bus widths, arbitration schemes, and interrupt capability.,Configurability is key to the usability of IP, but also possess great challenges, since it makes the core harder to verify.,2021-2021秋学,Standard Interfaces,Reusable IP should, wherever possible, adopt industry standard interfaces rather than unique or core-specific interfaces. This makes it possible to integrate many different cores without having to build custom interfaces between the IP and the rest of the chip.,2021-2021秋学,Complete Set of Deliverables,Synthesizable RTL (encrypted or unencrypted),Verification file for verifying the core stand-alone and for chip-level verification,Synthesis scripts,Documentation,2021-2021秋学,IP,开发目录结构,2021-2021秋学,IP Functional Specification,文档,简介,外围接口特性,存放器描述,功能描述,2021-2021秋学,IP Functional Verification,文档,简介,验证方案,验证组件,验证环境,2021-2021秋学,IP,设计文档,(Design Manual),简介,微体系结构,实现细节子模块描述,补充说明,2021-2021秋学,IP,验证平台开发指南,概述,验证平台结构,层次结构,编码规那么,2021-2021秋学,AMBA AHB,Arbitration,& Decode& Mux,AMBA APB,AHB/APB,Bridge,AHB,Master/Slave,BFM,AHB,Monitor,APB,Monitor,APB,Master/Slave,BFM,3,rd Party,IP,3,rd Party,IP,Design / Verification Platform,Application,Specific,Logic,m,P,CPU/DSP,High Speed,Peripherals,E.g., USB,Peripherals,E.g., Timer, GPIO,UARTS,Memory,Controller,RAM,ROM,Application,Specific,Logic,RAM,ROM,2021-2021秋学,软,IP,开发、验证平台,AHBM,BFM,DUT,BFM,AHBS,BFM,Test,Random Stimulus,Automated Test,Stimulus to hit,Corner Cases,Expected ResultsChecking,自测试,Ref.Model,Transaction-Level Tests,Abstraction separates,test from design detail,可复用的标准接口,Protocol Checking,Behavior Specification,DUT,RTL,2021-2021秋学,第,2,章 总线技术,一、总线分类,二、总线技术的开展,三、总线技术,2021-2021秋学,第,2,章 总线技术 一、总线分类,1,、为什么,CPU,和外设之间要使用总线呢？,如果将各部件和每一种外围设备都分别用一组线路与,CPU,直接连接，那么连线将会错综复杂，甚至难以实现,为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准那么容易使不同设备间实现互连。,2021-2021秋学,第,2,章 总线技术 一、总线分类,2,、总线的分类,按信息传送方向分类：,单向总线,双向总线。,按信号线传送的内容分类：,数据总线,(,传送数据,),、,地址总线,(,传送地址,),控制总线,(,传送控制信号,),。,按信号的传送形式：,串行总线、,并行总线。,2021-2021秋学,第,2,章 总线技术 一、总线分类,2,、总线的分类,按总线在微机系统结构中所处的位置分类：,(1),芯片总线,(Chip Bus, C-Bus),又称元件级总线，是把各种不同的芯片连接在一起构成特定功能的信息传输通路。,(2),内部总线,(Internal Bus, I-Bus),又称母板总线、板间总线、,传统意义上的系统总线,，是微机系统中各插件,(,模块,),之间的信息传输通路。例如,CPU,模块和存储器模块或,I/O,接口模块之间的传输通路。,2021-2021秋学,第,2,章 总线技术 一、总线分类,2,、总线的分类,按总线在微机系统结构中所处的位置分类：,(3),外部总线,(External Bus, E-Bus),又称通信总线，是微机系统之间或微机系统与其他系统,(,仪器、仪表、控制装置等,),之间信息传输的通路，如,EIA RS-232C,、,IEEE-488,等。,2021-2021秋学,E-Bus,设备,Modem,仪器,仪器,微型计算机,控制部件,寄存器组,ALU,C-Bus,存储器,I/O,接口,I/O,接口,存储器,I-Bus,三类总线在微机系统中的地位和关系,2021-2021秋学,第,2,章 总线技术,一、总线分类,二、总线技术的开展,三、总线技术,2021-2021秋学,为了充分发挥总线的作用，每个总线标准都必须有具体和明确的标准说明，通常包括如下几个方面的技术标准或特性：,(1) 机械特性：规定模块插件的机械尺寸，总线插头、插座的规格及位置等；,(2) 电气特性： 规定总线信号的逻辑电平、噪声容限及负载能力等；,(3)功能特性： 给出各总线信号的名称及功能定义；,(4) 协议特性：对各总线信号的动作过程及时序关系进行说明。,第2章 总线技术 二、总线技术的开展,0,、总线标准,2021-2021秋学,总线标准的产生通常有两种途径：,(1) 某计算机制造厂家(或公司)在研制本公司的微机系统时所采用的一种总线，由于其性能优越，得到用户普遍接受，逐渐形成一种被业界广泛支持和成认的事实上的总线标准。,(2) 在国际标准组织或机构主持下开发和制定的总线标准，公布后由厂家和用户使用。,2021-2021秋学,在微型机总线标准方面，推出比较早的是S-100总线。有趣的是，它是由业余计算机爱好者为早期的微型计算机而设计的，后来被工业界所成认，并被广泛使用。,经IEEE修改，成为总线标准IEEE 696。,由于S-100总线是较早出现的用于PC机的总线，没有其他总线标准或技术可供借鉴，因此在设计上存在一定的缺点。,第2章 总线技术 二、总线技术的开展,1、总线开展简史,2021-2021秋学,如布线不够合理，时钟信号线位于9条控制信号线之间，容易造成串扰；,在100条引线中，只规定了两条地线，接地点太少，容易造成地线干扰；,对DMA传送虽然作了考虑，但对所需引脚未做明确定义；没有总线仲裁机构，因此不适于多处理器系统，等等。,这些缺点已在IEEE 696标准中得到克服和改进，并为后来的总线标准的制定提供了经验。,2021-2021秋学,随着微处理器及微机技术的开展，总线技术和总线标准也在不断开展和完善，原先的一些总线标准已经或正在被淘汰，新的性能优越的总线标准及技术也在不断产生。,新的总线标准以高带宽(即高数据传输率)及实用性和开放性为特点。,第2章 总线技术 二、总线技术的开展,2021-2021秋学,在总线标准的开展、演变历程中，比较有名或曾产生一定影响的总线标准有：,Intel MultiBus(IEEE 796);,Zilog Z-Bus(122根引线)；,IBM PC/XT 总线(IBM 62线总线)；,IBM PC/AT 总线；,ISA 总线；,EISA 总线；,VESA,PCI 总线；,USB 总线,PCI-X,PCI-Express等。,第2章 总线技术 二、总线技术的开展,2021-2021秋学,第2章 总线技术 二、总线技术的开展,2,、典型总线简介,(1) PC/XT,总线,PC/XT,总线是最古老的总线之一，它却是第一种被认可为广泛标准的总线技术。,PC/XT,总线最早出现在,IBM,公司,1981,年推出的,PC/XT,电脑中，它基于,8,位结构的,8088,处理器，也被称为,PC,总线、或,XT,总线。,(2) PC/AT,总线,PC/XT总线沿用了三年多时间，直到1984年，IBM推出基于16位英特尔80286处理器的PC/AT电脑，系统总线才被16位的PC/AT总线所代替。而这个时候，PC产业已初具规模，加之IBM允许第三方厂商开发兼容产品，PC/AT总线标准也被逐渐标准化，并衍生出著名的ISA总线Industry Standard Architecture，工业标准架构。,2021-2021秋学,第2章 总线技术 二、总线技术的开展,(3) ISA,总线,PC产业已初具规模，加之IBM允许第三方厂商开发兼容产品，PC/AT总线标准也被逐渐标准化，并衍生出著名的ISA总线Industry Standard Architecture，工业标准架构。,与PC/AT总线不同，ISA总线工作频率采用8MHz，采用8位和16位模式，它的最大数据传输率为8MBps和16MBps今天来看这样的性能低得不可思议，但在当时8MBps的速率绰绰有余，完全可满足多个CPU共享系统资源的需要。既然是标准化的总线技术，ISA就根本不存在什么兼容性问题，后来的兼容PC也无一例外都采用ISA技术作为系统总线。ISA总线一直贯穿286和386SX时代，在当时，16位X86系统对总线性能并没有太高的要求，ISA也没有遭遇任何麻烦。,2,、典型总线简介,2021-2021秋学,在一段时间内，大多数Pentium系列的PC机主板上仍保存34个ISA总线扩充槽，即可以插入8位ISA卡，又可以插入16位ISA卡。,ISA总线插槽,ISA总线插槽有一长一短两个插口共98个引脚.,长插口有62个引脚，以A31A1和B31B1表示，分别列于插槽的两面；,短插口有36个引脚，以C18C1和D18D1表示，也分别列于插槽的两面。,2021-2021秋学,2021-2021秋学,D18,D1,C18,C1,B31,B1,A31,A1,ISA,总线插槽,2021-2021秋学,第2章 总线技术 二、总线技术的开展,(4) EISA总线386以上使用,在32位386DX处理器1986年左右出现之后，16位宽度的ISA总线就遇到问题，总线数据传输慢使得处理器性能也受到严重的制约。,康柏、惠普、AST、爱普生等九家厂商1988年协同将ISA总线扩展到32位宽度，EISAExtended Industry Standard Architecture，扩展工业标准架构总线由此诞生。,EISA总线的工作频率仍然保持在8MHz水平，但受益于32位宽度，它的总线带宽提升到32MBps。另外，EISA可以完全兼容之前的8/16位ISA总线，用户已有扩展设备可继续使用，一定程度受到用户的欢送。然而，EISA并没有重复ISA的辉煌，它的本钱过高，且速度潜力有限；更要命的是，在还没有来得及成为正式工业标准的时候，更先进的PCI总线就开始出现，EISA也就成为附庸。不过，EISA总线并没有因此快速消失，它在计算机系统中与PCI总线共存了相当漫长的时光，直到2000年后EISA才正式彻底退出而此时距EISA标准的提出已经过去了12年。,2,、典型总线简介,2021-2021秋学,第2章 总线技术 二、总线技术的开展,(5) VLBus也称VESA总线，90年前后486年代使用,VLBus:,也称,Video Electronics Standard Association,。 视频电子标准协会制订，普遍用于,486,的主板及外围设备接口，为,32bit,的,IO,插槽。,VLBus,是与,CPU,的接脚直接相通的总线，由于,CPU,的速度越来越快，接在扩展槽的扩展卡或外围设备无法大幅度的提升速度，而造成稳定性和匹配性较差，因为与,CPU,挂接在同一条总线上，直接影响到,CPU,的工作效率，扩展槽不能超过三个。,2,、典型总线简介,2021-2021秋学,PCI总线-对传统总线结构的突破,人们注意到，随着微处理器速度及性能的改进与更新，作为微型计算机重要组成部件的总线也被迫作相应的改进和更新。否那么，低速的总线将成为系统性能的瓶颈。,同时，人们也看到了另一个不容无视的事实，即随着微处理器的更新换代，一个个曾颇具影响的总线标准也相继黯然失色了，与其配套制造的一大批接口设备(板卡、适配器及连接器等)也渐渐被束之高阁。,这就迫使人们思考一个问题，即能否制定和开发一种性能优越且能保持相对稳定的总线结构和技术标准来摆脱传统总线技术开展的这种困境呢?,第2章 总线技术 二、总线技术的开展,(6) PCI总线486以上,2,、典型总线简介,2021-2021秋学,PCI总线(Peripheral Component Interconnect，外围部件互连总线)于1991年由Intel公司首先提出，并由PCI SIG(Special Interest Group)来开展和推广。,PCI SIG是一个包括Intel、IBM、Compaq、Apple和DEC等100多家公司在内的组织集团。1992年6月推出了PCI 1.0版，1995年6月又推出了支持64位数据通路、66MHz工作频率的PCI 2.1版。,由于PCI总线先进的结构特性及其优异的性能，使之成为现代微机系统总线结构中的佼佼者，并被多数现代高性能微机系统所广泛采用。,第2章 总线技术 二、总线技术的开展,(6) PCI总线486以上,2,、典型总线简介,2021-2021秋学,CPU,存储器,CPU,总线,CPU,总线,/PCI,总线桥（,北桥,）,PCI,总线,/ISA,总线桥（,南桥,）,PCI,图形,适配器,PCI,网卡,PCI,硬盘,控制器,PCI,总线,ISA,总线,ISA,卡,. . .,ISA,卡,PCI,总线结构框图,2021-2021秋学,由图可见，这是一个由CPU总线、PCI总线及ISA总线组成的三层总线结构。,CPU总线也称“CPU-主存总线或“微处理器局部总线，CPU是该总线的主控者。此总线实际上是CPU引脚信号的延伸。,通过桥芯片(北桥和南桥)，上边与高速的CPU总线相连，下边与ISA总线相连。,PCI总线是一个32位/64位总线，且其地址和数据是同一组线，分时复用。在现代PC机(如Pentium系列)主板上一般都有23个PCI总线扩充槽。,2021-2021秋学,在上述PCI总线结构中，CPU总线、PCI总线及ISA总线通过两个桥芯片连成一个整体，桥芯片起到信号缓冲、电平转换和控制协议转换的作用。,人们通常将“CPU总线/PCI总线桥称为“北桥，称“PCI总线/ISA总线桥为“南桥。,这种以“桥的方式将两类不同结构的总线“粘合在一起的技术特别能够适应系统的升级换代。,每当微处理器改变时只需改变CPU总线和改动“北桥芯片，而全部原有外围设备及接口适配器仍可保存下来继续使用，从而保护了用户的投资。,2021-2021秋学,PCI,总线的引脚信号,PCI总线的数据宽度为32位或64位，地址总线为32位(可扩展至64位)。另外，它的地址线和数据线是多路复用的，以节省引脚并减小连接器的尺寸。这些多路复用的引脚信号标识为AD0AD63。,PCI总线有5V和3V两种插槽类型，每种插槽的全部引脚号均为194(A1/B1A94/B94)，32位卡只用162号，64位卡那么占用全部194号引脚。,其中，标为res的引脚为保存未用(reserved)的引脚；标为code的引脚是防止将插卡插错而设置的接口标记，也称连接器钥匙(connector key)。,2021-2021秋学,在老式的,PC,机中，三维图形卡与主存之间是通过,PCI,总线进行连接和通信的，其最大数据传输率仅为,132MB/S(,兆字节,/,秒,),。加之,PCI,总线还接有其他设备,(,如硬盘控制器、网卡、声卡等,),，所以，实际数据传输率远低于,132MB/S,。,而三维图形加速卡在进行三维图形处理时不仅有极高的数据处理量，而且要求具有很高的总线数据传输率。因此，这种通过,PCI,总线的连接和通信方式，实际上成了三维图形加速卡进行高速图形数据传送和处理的一大瓶颈。,第2章 总线技术 二、总线技术的开展,(7) AGP,总线,2,、典型总线简介,2021-2021秋学,AGP(Accelerated Graphics Port，高速图形端口)是为解决计算机三维图形显示中“图形纹理数据传输瓶颈问题应运而生的。现在许多PC机系统都增加了AGP功能。,AGP是由Intel公司开发，并于1996年7月正式公布的一项新型视频接口技术标准。,它定义了一种高速的连通结构，把三维图形控制卡从PCI总线上别离出来，直接连在CPU/PCI控制芯片组(北桥)上，形成专用的高速点对点通道高速图形端口(AGP)。,2021-2021秋学,Pentium,处理器,局部总线,(66MHz,或,100MHz),CPU/PCI,桥芯片,(440LX,或,440BX),存储器,AGP,视频,控制卡,AGP,接口,(66MHz),局部帧,缓冲区,PCI/ISA,桥芯片,PCI,卡,PCI,卡,ISA,卡,ISA,卡,ISA,总线,(8MHz,),USB,总线,(12MB/s),PCI,总线,(22MHz,或,66MHz),Pentium,系统中的,AGP,2021-2021秋学,从严格的总线意义上讲，AGP并不是一种总线标准，因为总线通常是多个设备共享的资源。而AGP仅为供AGP视频控制卡专用的高速数据传输端口。,AGP允许视频卡能与系统RAM(主存)直接进行高速连接，即支持所谓DIME(Direct Memory Execute，直接存储器执行)方式，当显存容量不够时，将主存当作显存来使用，把消耗显存的三维操作全部放在主存中来完成。这样一可以节省显存，二可以充分利用现代PC机大容量主存(现已达GB容量级)的优越条件。,这在三维图形操作需要越来越多存储资源的今天显得特别重要。,2021-2021秋学,AGP可以工作于处理器的时钟频率下，假设以66MHz的根本频率(实际为66.66MHz)运行，那么称为根本AGP模式(即AGP 1X)，每个时钟周期完成一次数据传输。,由于AGP的数据传输宽度为32位(4字节)，所以在66MHz的时钟频率下能到达约266MB/S的数据传输能力；,2021-2021秋学,此外，还定义了AGP 2X模式，每个时钟周期完成两次数据传输(宽度仍为32位)，速率达533MB/S；大多数AGP卡都工作在2X模式。,AGP 2.0标准增加了4X模式的传输能力，每个时钟周期完成四次数据传输，达1066MB/S(约1GB/S)的数据传输速率，是传统PCI数据传输率的8倍。,奔腾时代PC主板均全面支持AGP2.0标准及AGP 4X模式。,2021-2021秋学,在传统的PC机使用中，为了连接显示器、键盘、鼠标及打印机等外围设备，必须在主机箱背后接上一大堆信号线缆及连接器端口，给PC机的安装、放置及使用带来极大的不便。,另外，为了安装一个新的外设，除需要关掉机器电源外，还需安装专门的设备驱动程序，否那么，系统是不能正常工作的。这也给用户带来不少麻烦。,第2章 总线技术 二、总线技术的开展,2、总线开展简史,(8) USB,总线,2021-2021秋学,USB总线(Universal Serial Bus，通用串行总线)是PC机与多种外围设备连接和通信的标准接口，它是一个所谓“万能接口，可以取代传统PC机上连接外围设备的所有端口(包括串行端口和并行端口)，用户几乎可以将所有外设装置包括键盘、显示器、鼠标、调制解调器、打印机、扫描仪及各种数字音影设备，统一通过USB接口与主机相接。,同时，它还可为某些设备(如数码相机、扫描仪等)提供电源，使这些设备无须外接独立电源即可工作。,2021-2021秋学,USB是1995年由称为“USB实现者论坛,(USB Inplementer Forum)的组织联合开发的新型计算机串行接口标准。,有许多著名计算机公司，如Compaq、IBM、Intel、DEC及Microsoft等均是该联合组织的重要成员。,2021-2021秋学,1996年1月，公布了USB 1.0版本标准，其主要技术标准是：,(1) 支持低速(1.5M bps)和全速(12M bps)两种数据传输速率。前者用于连接键盘、鼠标器、调制解调器等外设装置；后者用于连接打印机、扫描仪、数码相机等外设装置。,(2) 一台主机最多可连接127个外设装置(含USB集线器Hub)；连接节点(外设或Hub)间距可达5米，可通过USB集线器级联的方式来扩展连接距离，最大扩展连接距离可达20米。,2021-2021秋学,(3) 采用4芯连接线缆，其中两线用于以差分方式传输串行数据，另外两线用于提供+5V电源。线缆种类有两种规格，即无屏蔽双绞线(UTP)和屏蔽双绞线(STP)。前者适合于1.5M bps的数据速率，后者适合于12M bps的数据速率。,(4) 具有真正的“即插即用特性。主机依据外设的安装情况自动配置系统资源，用户无需关机即可进行外设更换，外设驱动程序的安装与删除完全自动化。,2021-2021秋学,2021-2021秋学,USB,的结构,主机与USB设备连接的拓扑结构从整体上看是一种树状结构，可利用集线器级联的方式来延长连接距离，还可将几个功能部件(例如一个键盘和一个轨迹球)组装在一起构成一个“复合型设备，“复合型设备通过其内部的USB Hub与主机相连，主机中的USB Hub称为“根 Hub,2021-2021秋学,主 机,根,Hub,Hub,复合型设备,设备,设备,Hub,设备,设备,设备,Hub,USB,总线的拓扑结构,2021-2021秋学,USB,总线的拓扑结构为了防止环状接入，,USB,总线的拓扑结构进行了层次排序，最多可分为五层： 第一层是主机，第二、三、四层是外设或,USB Hub,，第五层只能是外设。,层与层之间的线缆长度不得超过,5,米。,USB Hub,自身也是,USB,设备，它主要由信号中继器和控制器组成，中断器完成信号的整形、驱动并使之沿正确方向传递，控制器理解协议并管理和控制数据的传输。,2021-2021秋学,引脚,1,2,3,4,Vcc,（电源）,Data,Data,Ground,（地）,(a) 4,芯,USB,线缆,1,2,3,4,A,系列,2,1,3,4,B,系列,(b),两种类型的,USB,连接器,USB,线缆及连接器,2021-2021秋学,端口,1,端口,2,端口,3,端口,4,端口,5,端口,6,上行端口,连接至,USB,主机,USB,集线器,2021-2021秋学,第2章 总线技术 二、总线技术的开展,2、总线开展简史,(8) USB,总线,USB总线的开展趋势：,第一代：,USB 1.0/1.1,的最大传输速率为,12Mbps,。,1996,年推出。,第二代：,USB 2.0,的最大传输速率高达,480Mbps,。,USB 1.0/1.1,与,USB 2.0,的接口是相互兼容的 。,USB2.0,有高速、全速和低速三种工作速度，高速是,480Mbit/s,，全速是,12Mbit/s,，低速是,1.5Mbit/s,。,第三代：,USB 3.0,理论上,5Gbps,向下兼容,USB 1.0/1.1/2.0,USB,的通讯依赖于主机控制器，主控制器在,PC,机上，,USB,设备不能主动与,PC,机通信。为解决,USB,设备互通信问题，有关厂商又开发了,USB OTG,标准,，允许嵌入式系统通过,USB,接口互相通信，从而甩掉了,PC,机。,2021-2021秋学,2021-2021秋学,USB总线是一种计算机外设接口标准。但USB1.1总线的数据传输主要还是适合于中、低速设备，而对于那些高速外设(如多媒体数字视听设备)就显得有些不够了。,IEEE 1394(又称i.Link或Fire Wire)，是由Apple公司和TI(德克萨斯仪器)公司开发的高速串行接口标准，其数据传输率已达100M bps、200M bps、400M bps、800M bps，即将到达1Gbps和1.6G bps。,而前一时期流行的USB 1.1的通信速率仅为12M bps(2000年问世的USB 2.0的速率也仅为480M bps)。,第2章 总线技术 二、总线技术的开展,2、总线开展简史,(9) IEEE 1394,2021-2021秋学,采用,IEEE 1394,标准，一次最多可将,63,个,IEEE 1394,设备,接入一个总线段，设备间距可达,4.5,米；如加转发器,(repeater),还可相距更远。,目前，人们正在进行将这个距离延伸至,25,米,的尝试。,最多,63,个设备可以通过菊花链方式串接到单个,IEEE 1394,适配器上。,另外，通过桥接器,(bridge),允许将,1000,个以上的总线段互联，可见,IEEE 1394,具有相当大的扩展能力。,2021-2021秋学,使用专门设计的,6,芯电缆，其中两线用于提供电源,(,连接在总线上的设备可以取得电压为直流,8V,40V,、电流可达,1.5A,的电能,),；,另外四线分为两个双绞线对，用于传输数据及时钟信号。,给出了,IEEE 1394,的电缆及连接器情况。,2021-2021秋学,2021-2021秋学,与USB相似，IEEE 1394也完全支持“即插即用(PnP)。任何时候，都可以在总线上添加或拆卸IEEE 1394设备，即使总线正处于全速运行的状态。,总线配置发生改变以后，节点地址会自动重新分配，而不需用户进行任何形式的介入。,通过IEEE 1394连接的设备包括多种高速外设如硬盘、光驱、新式DVD以及数码相机、数字摄录机、高精度扫描仪等。,2021-2021秋学,2021-2021秋学,第,2,章 总线技术,一、总线分类,二、总线技术的开展,三、总线技术,2021-2021秋学,第,2,章 总线技术 三、总线技术,1,、总线主设备和从设备,主设备： Master Initiator , Owns the bus and initiates the data transfer, Every Initiator must also be a Target,从设备：SlaveTarget, Target of the data transfer (read or write),2021-2021秋学,所谓“总线主设备，就是具有总线控制能力的设备，在获得总线控制权之后能启动数据信息的传输，如CPU或DMA控制器都可成为这种具有总线控制能力的主设备；,与总线主设备相对应的是“总线从设备，它是指能够对总线上的数据请求作出响应，但本身不具备总线控制能力的设备，如UART、Timer、8255、8155等。,第,2,章 总线技术 三、总线技术,1,、总线主设备和从设备,2021-2021秋学,第,2,章 总线技术 三、总线技术,2,、总线架构模型,2021-2021秋学,总线作为一种重要的公共资源，各个总线主模块随时都可能请求使用总线，这样就可能会有不止一个总线主模块同时请求使用总线。,为了让多个总线主模块合理、高效地使用总线，就必须在系统中有,处理上述总线竞争的机构，这就是总线仲裁器,(bus arbiter),。,它的任务是响应总线请求，合理分配总线资源。,第,2,章 总线技术 三、总线技术,3,、总线仲裁,2021-2021秋学,根本的总线仲裁方式有两种，即串行总线仲裁方式和并行总线仲裁方式。,1串行总线仲裁方式,在串行总线仲裁方式中，各个总线主模块获得的总线优先权决定于该模块在串行链中的位置。,2021-2021秋学,N,允许,请求,总线忙,串行总线仲裁方式,2021-2021秋学,图中的、N 等N个模块都是总线主模块。当一个模块需要使用总线时，先检查“总线忙信号。假设该信号有效，那么表示当前正有其他模块在使用总线，因此该模块必须等待，直到“总线忙信号无效。,在“总线忙信号处于无效状态时，任何需要使用总线的主模块都可以通过“请求线发出总线请求信号。,总线“允许信号是对总线“请求信号的响应。,2021-2021秋学,“允许信号在各个模块之间串行传输，直到到达一个发出了总线“请求信号的模块，这时“允许信号不再沿串行模块链传输，并且由该模块获得总线控制权。,由串行的总线仲裁方式的工作原理可以看出，越靠近串行模块链前面的模块具有越高的总线优先权。,2021-2021秋学,2 并行总线仲裁方式,仲 裁 器,模块,1,. . .,模块,N,. . .,请求,请求,允许,允许,总线忙,并行总线仲裁方式,2021-2021秋学,2