硬件描述语言与数字系统开发(第1章)

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,硬件描述语言与数字系统开发,第1章,EDA,技术概述,现代,数字,系统,设计方法,-EDA,技术,现代,数字,系统,实现手段,-大规模,PLD,现代,数字,系统,设计描述,-,HDL,语言,现代,数字,系统,设计流程,-,自顶向下,现代,数字,系统,开发平台,-,EDA,工具,第1章,EDA,技术概述,伴随着2,l,世纪信息化时代的到来，对电子产品在,性能,、,规模,、,复杂度,和,集成度,等方面的要求越来越高。与模拟系统相比数字系统具有抗干扰能力强，工作稳定可靠，便于大规模集成，易于实现小型化、模块化、低功耗等优点，因此,数字化技术,己渗透到科研、生产和人们日常生活的各个方面，,数字化、智能化、高度集成化成为现代电子产品的重要标志，也引发了电子系统构建方式的改变。,电子系统构建方式的改变带来电子产品,设计方法,的变革，目前，现代电子设计技术的核心已转向基于计算机的电子设计自动化技术，即,EDA,(,E,lectronic,D,esign,A,utomation),技术。,1,.1,电子设计自动化,EDA,技术,设计方法,硬件电路的软件设计方式,硬件设计如同修改软件程序一样快捷方便。,自动化程度更高,且直面产品设计。,集成化程度更高，可构建片上系统。,目标系统可现场编程，在线修改升级。,开发周期短设计成本低，设计灵活性高。,EDA,技术基本特征,EDA,是在,CAD,基础上发展起来的计算机辅助设计系统，是以大规模可编程逻辑器件为,设计载体,，以硬件语言为主要,设计描述,，以计算机软、硬件开发系统为,设计工具,，自动完成集成电子系统设计的一门新技术。,EDA,技术的发展,分为三个阶段,20,世纪,70,年代,CAD,20,世纪,80,年代,CAE,20,世纪,90,年代,EDA,EDA,技术发展概况,EDA,技术是一门综合性技术，它融合多学科于一体，又渗透应用于多学科之中，其发展历程与集成电路制造技术、在系统可编程技术、计算机辅助设计及应用技术的发展同步。,进入21世纪后，随着基于,EDA,的,SOC(,片上系统)设计技术的发展，软硬核功能库的建立，,EDA,技术开始步入崭新阶段：,1）,在,FPGA,上实现,DSP,（数字信号处理）应用成为可能,2）,在一片,FPGA,中实现一个完备的数字处理系统,SOC,成为可能,3）,功能强大的,EDA,软件不断推出,4）,电子技术领域全方位融入,EDA,技术,5）,软硬,IP(Intellectual Property),核在电子领域广泛应用,6）,基于,EDA,的用于,ASIC,设计的标准单元已涵盖大规模电子系统,7）,复杂电子系统的设计和验证趋于简单,8）,SoPC,高效低成本设计技术,趋于,成熟,专家认为，21世纪将是,EDA,技术快速发展时期，将使得电子技术领域各学科的界线更加模糊,(,软,/,硬件,模块,/,系统,方案,/,实现等,),，更加互为包容其应用更为广泛，,EDA,技术将成为对21世纪产生重大影响的十大技术之一。,数字系统的,实现手段,与数字器件的发展过程密切相关。,数字器件,从功能,/,规模上可分为：,实现手段,1,.2,数字系统实现手段,标准逻辑器件,：,SSIC(,如逻辑门、触发器等,),，,MSIC(,如全加器、计数器等,),专用集成芯片,：,ASIC,（,Application Specific Integrated Circuit,）,可编程逻辑器件,：,半定制的,PLD,可编程,/,结构化,ASIC,等。,微处理器芯片,：,CPU,，,DSP,，,ARM,等。,因此，,数字系统,可以在以下几个层次上进行构建：,1)选用,通用集成电路,芯片设计构建数字系统。,2)采用,专用集成电路,全工艺定制设计(,ASIC),。,应用,可编程逻辑器件,实现单片数字系统(,SOC),。,选用,微处理器芯片,构建数字系统。,采用,大规模,CPLD/FPGA,器件实现可编程片上系统,SOPC,。,通用集成电路构成数字系统即采用,SSIC,、,MSIC,等标准逻辑器件,，根据系统的设计要求，构成所需数字系统。早期的数字系统的设计，都是在这个层次上进行的。这样完成的系统设计，由于芯片之间的众多连接，造成系统,可靠性不高,，,体积较大,，,集成度低,。,当数字系统大到一定规模或系统复杂度进一步提高时，这种方式常常力不从心，搭建调试会变得非常困难甚至不可行。,专用集成电路,ASIC,可以弥补一些不足,。,ASIC,是专为某一数字系统设计制作的集成电路，是面向专门用途的芯片，一个复杂的数字系统可以用一个,ASIC,来实现，因而,体小量轻,，,功耗小,，,集成度高,，,系统,工作可靠,，是数字系统设计的一个重要手段。但有两点,局限,了,ASIC,的进一步发展空间：,一是,ASIC,的掩膜制作工艺和全定制制作方式使得产品的设计、面市周期拉长，开发成本增加，价格昂贵。,二是,ASIC,功能单一，灵活性差。科学技术发展日新月异，电子系统功能千差万别，,ASIC,难以满足不断更新的设计需求。,众所周知，数字器件的发展标志着数字系统实现手段的变革，随着集成电路制造工艺的进步，数字系统的实现手段经历了由,分立元件,小规模集成芯片,SSIC,中规模集成芯片,MSIC,大规模集成芯片,LSIC,乃至超大规模集成芯片,VLSIC,的过程,。,基于,CPLD/FPGA,的数字系统,SOPC,实现,高速发展的,可编程逻辑器件,为现代数字系统设计提供了一种新的实现手段，代表着数字系统设计领域最新潮流与发展方向。这种设计方法以,EDA,设计软件为工具，将传统数字系统设计中的,画图、搭建与调试,用,设计输入、逻辑综合时序仿真,取代，将整个系统下载在一个,PLD,芯片上，,实现,SPOC,设计,。,设计描述,1,.3,数字系统设计描述,传统的数字系统,设计描述,方法有：文字叙述,真值表列写,逻辑方程式,状态转换图,时序波形图,逻辑电路图等,中小规模数字系统设计中常应用门级结构描述方式。,基于,EDA,技术的数字系统设计描述是一种人机交互式输入方式,除了接受电路图,/,波形图设计输入外，最主要、也是最具,EDA,特色的设计描述是,硬件描述语言,HDL,(,H,ardware,D,escription,L,anguage,),它用文本形式来描述数字电路的信号连接与逻辑功能,是一种,RTL/,系统级的行为描述方式，,特别适合中大规模数字系统设计,。,硬件描述语言发展至今已有,20,多年的历史,它是,EDA,技术的重要组成部分,也是,EDA,技术发展到高级阶段的一个主要标志,已成功应用于数字系统开发的各个阶段：设计,综合,仿真和验证等,使设计过程达到高度自动化。,常用的,HDL,有：,VHDL,，,Verilog,，,ABEL,，,AHDL,等,。,AHDL,(Altera,HDL),ALTERA,公司,发明的,HDL,特点是非常易学易用,学过高级语言的人可以在很短的时间,(,如几周,),内掌握,AHDL,。,缺点是只能用于,ALTERA,自己的开发系统。,ABEL,是,一种,早期的,硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。,Verilog,是在,C,语言基础上发展起来的硬件描述语言，句法格式比较灵活自由，易学易用,更适合于,RTL,或门级描述,，最大特点是便于综合，对开发工具要求降低。,VHDL,语法格式类似一般的计算机高级语言，,具有强大的系统级行为描述能力,，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。,VHDL,和,Verilog,已先后成为,IEEE,标准语言,，是最具代表性和使用最广泛的,HDL,语言，,两者最大差别在于逻辑描述的层次不同,。国内教学大多采用编程风格规范严谨，且引入较早的,VHDL,。,硬件描述语言,VHDL,VHDL,是美国国防部在70年代末和80年代初提出的,VHSIC,计划的产物。,由美国国防部(,DOD),制定，作为各合同厂商之间提交复杂电路设计文档的一种标准方案。,VHDL:,V,HSIC,H,ardware,D,escription,L,anguage,VHSIC,V,ery,H,igh,S,peed,I,ntegrated,C,ircuit,（,1982,年）,VHDL,发展历史,VHDL,主要特点,VHDL,是一门,标准化语言,适用于各种,EDA,设计开发工具,具有很强的可移植性,。,VHDL,是一门,设计输入语言,将系统的行为功能用文本代码描述,充分体现了,硬件电路的软件实现方式,。,VHDL,是一门,网表语言,在基于计算机的设计环境中作为不同设计工具间,相互通信,的一种低级格式,可替换,可兼容。,VHDL,是一门,测试语言,可在设计描述的同时建立测试基准,(test-bench),对设计进行,功能模拟和行为仿真,。,VHDL,是一门,可读性语言,既为计算机接受也易被人们所理解；既可作为设计输入,又是一份,技术文挡,。,此外，与其它硬件描述语言相比，,VHDL,具有更强的系统级行为描述能力和更长的生命周期，已成为数字系统设计领域最佳的硬件描述语言之一。,1,.4,基于,EDA,技术的设计流程,设计流程,自顶向下的设计流程,设计准备,设计输入,仿真验证,设计处理,编译,/,检查,建模,/,化简,优化,/,综合,布局,/,适配,网表提取,下载测试,（,1,）,原理图输入方式,：利用,EDA,工具提供的,图形编辑器,以原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，所画的电路原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。然而原理图输入法的优点同时也是它的,缺点,：随着设计规模增大，对于图中密密麻麻的电路连线，设计的易读性迅速下降，尤其是当规模达到一定程度时这种输入方式将无法胜任；一旦输入完成，电路结构几乎无法改变：难以移植、难以存档、难以交流、难以交付，因为不可能存在一个标准化的原理图编辑器。,对于目标器件为,FPGA/CPLD,的,EDA,设计基本流程如下,:,（,2,）状态图输入方式,：以图形的方式表示,状态机,进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成,VHDL,程序。这种设计方式简化了状态机的描述，在,RTL,设计中有一定的应用。,（,3,）文本输入方式,：利用,EDA,工具提供的,文本编辑器,以程序代码的方式进行输入。是最一般化、最具普遍性的输入方法，任何支持,HDL,的,EDA,工具都支持文本方式的编辑和编译，,可以弥补原理图输入的不足,。,1设计输入,常用的设计输入方式有三种：,欲把,HDL,的,软件设计,与,硬件实现,挂钩，则需要利用,EDA,开发工具的综合器进行逻辑综合。,综合器,可把,HDL,描述的功能转化成具体的硬件电路。针对设计要求及给定器件的结构特性等,约束条件,，综合器通过编译、建模、优化、仿真等过程，可将某一特定项目的,HDL,描述,转化为门级电路的,结构描述,是软件描述与硬件实现的一座桥梁。,综合过程可在三个层次上进行：,行为描述RTL描述：称作行为综合；,RTL描述门级描述：称作结构综合；,因此综合器分,RTL,级,综合与,行为级,综合两种如：,Synplify,就是,典型的行为级综合工具。,2逻辑综合和优化,通常,VHDL,程序需要行为级综合器,硬件描述语言的综合过程,逻辑综合、功能仿真后才能进行,目标适配,（即结构综合）。利用适配器将逻辑综合后的网表文件针对某一具体的目标器件进行逻辑映射操作,(,其中包括底层器件配置、逻辑分割、逻辑优化、布局与布线等,),。,适配器,又称为布局布线器，其功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如,JEDEG,格式的文件。,适配所选定的目标器件(,FPGA/CPLD,芯片)必须属于综合器所指定的目标芯片,。,通常