cadence版图讲义清华微电子所 (2)

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,CADENCE,117,Cadence,设计系统介绍,清华大学微电子所,OUTLINE,Cadence,系统概述,版图设计工具,Virtuoso LE,版图验证工具,Diva,版图验证工具,Dracula,Cadence,系统概述,Cadence,概述,设计流程,系统组织结构,系统启动,帮助系统,Cadence,概述,为什么要学习,Cadence,工具,Cadence,概述,集成电路发展趋势,Cadence,概述,市场需求以及工艺技术的发展使得设计,复杂度提高，为满足这样的需求，我们,必须掌握最强大的,EDA,工具,Cadence,概述,VHDL,仿真,行为综合,逻辑综合,可测性设计,低功耗设计,布局布线,后仿真,Synopsys,Alta,Epic,Synopsys,IKOS,Cadence,Compass,Synopsys,Vantage,IKOS,Vantage,Cadence,Synopsys,Synopsys,Compass,Mentor Graphics,Cadence,Avant!,Mentor Graphics,Sunrise,Synopsys,Compass,Cadence,概述,全球最大的,EDA,公司,提供系统级至版图级的全线解决方案,系统庞杂，工具众多，不易入手,除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位,具有广泛的应用支持,电子设计工程师必须掌握的工具之一,Cadence,概述,System-Level Design,Function Verification,Emulation and Acceleration,Synthesis/Place-and-Route,Analog,RF,and Mixed-Signal Design,Physical Verification and Analysis,IC Packaging,PCB Design,集成电路设计流程,客户,功能定义,电路生成,功能验证,测试生成,布局布线,后仿真,算法设计,逻辑综合,可测性设计,低功耗设计,版图验证,设计规则检查,互连参数提取,CELL 设计流程,创建工艺文件,版图单元,验证版图,反标注,打印输出,生成抽象,生成参数化单元,生成复杂阵列,符号生成,模拟,单元转换,系统组织结构,大多数,Cadence,工具使用同样的库模型，库结构按目录结构组织数据，这利于不同工具之间的数据交互和一致操作。,物理组织,逻辑组织,目录,库,子目录,单元,子目录,视图,系统组织结构,系统组织结构,DDMS（Design Data Management System）,DDMS,物理路径,Path/lib/cell_1/layout_3.0,逻辑名称,cell_1 layout 3.0,Library.lib,系统统组织结构,Example,vendlib,dff,mux2,gates,body,Vhdl.vhd,/,usr/proj/vendlib,/,usr/proj/vendlib/dff,/,usr/proj/vendlib/mux2,/,usr/proj/vendlib/mux2/gates,/,usr/proj/vendlib/mux2/body,系统组织结构,Terms and Definitions,库（,library）,：,特定工艺相关的单元集合,单元（,cell）,：,构成系统或芯片模块的设计对象,视图（,view）,：,单元的一种预定义类型的表示,CIW,：,命令解释窗口,属性（,attributes）,：,预定义的名称-值对的集合,搜索路径（,search path）,：,指向当前工作目录和,工作库的指针,系统启动,环境设置,1 .,cshrc,文件设置,.,cshrc,文件中指定,Cadence,软件和,licence,文件所在的路径,2 .,cdsenv,文件设置,.,cdsenv,文件包含了,Cadence,软件的一些初始设置，该文件用,SKILL,语言写，,Cadence,可直接执行,3 .,cdsinit,文件设置,4 cds.lib,文件设置,系统启动,5 工艺文件（,technology file),技术文件包含了设计必需的很多信息，对设计，尤其是版图设计很重要。它包含层的定义，符号化器件定义，几何、物理、电学设计规则，以及一些针对特定,Cadence,工具的规则定义，如自动布局布线的规则，版图转换成,GDSII,时所使用层号的定义。,6 显示文件（,display.drf）,系统启动,系统启动,1 前端启动命令,命令,规模,功能,icde,s,基本数字模拟设计输入,icds,s,icde,加数字设计环境,icms,m,前端模拟、混合、微波设计,icca,xl,前端设计加布局规划,系统启动,2 版图工具启动命令,命令,规模,功能,layout,s,基本版图设计（具有交互,DRC,功能）,layoutPlus,m,基本版图设计（具有自动化设计工具和交互验证工具）,系统启动,3 系统级启动命令,命令,规模,功能,swb,s,Pcb,设计,msfb,l,混合型号,IC,设计,icfb,xl,前端到后端大多数工具,系统启动,系统启动,Command Interpreter Window（CIW）,Log,文件,菜单栏,窗口号,输出域,命令提示行,输入域,鼠标按钮提示,帮助系统,两种方式寻求帮助,1,openbook,在,UNIX,提示符下输入命令,openbook:,host openbook &,2,工具在线帮助,每个工具右上角的“,help”,菜单,OUTLINE,Cadence,系统概述,版图设计工具,Virtuoso LE,版图验证工具,Diva,版图验证工具,Dracula,版图设计工具,Virtuoso LE,Virtuoso Layout Editor,版图编辑大师,Cadence,最精华的部分在哪里,Virtuoso Layout Editor,界,面,漂,亮,友,好,功,能,强,大,完,备,操,作,方,便,高,效,版图设计工具,Virtuoso LE,目标,理解,Layout Editor,环境,学会如何使用,Layout Editor,学会运行交互,DRC&LVS,学会将设计转为,Stream format,学会定制版图编辑环境,版图设计工具,Virtuoso LE,单元设计具体流程,Virtuoso LE,使用介绍,第一步：建库,执行：,CIW,Tools,Library Manager,LM,File,New,Library,Virtuoso LE,使用介绍,第二步：指定工艺文件,Virtuoso LE,使用介绍,第三步：建立版图单元,执行：,LM,File,New,Cell View,Virtuoso LE,使用介绍,第四步：打开版图单元,执行：,CIW,File,Open,选择库,选择视图,选择单元,版图设计工具,Virtuoso LE,版图编辑环境,版图设计工具,Virtuoso LE,Virtuoso Layout Editing,版图设计工具,Virtuoso LE,LSW-,层选择窗口,版图设计工具,Virtuoso LE,设置有效,Drawing,层,执行：,LSW,Edit,Set Valid Layers,版图设计工具,Virtuoso LE,Display Resource Editor,版图设计工具,Virtuoso LE,Layers and display.drf,版图设计工具,Virtuoso LE,Set Display Options,版图设计工具,Virtuoso LE,Set Editor Options,版图设计工具,Virtuoso LE,鼠标用法,版图设计工具,Virtuoso LE,工艺文件流图,版图设计工具,Virtuoso LE,Technology File,命令,版图设计工具,Virtuoso LE,主要编辑命令,Undo,取消,Redo,恢复,Move,移动,Copy,复制,Stretch,拉伸,Delete,删除,Merge,合并,Search,搜索,编辑命令非常友好，先点击,命令，然后对目标图形进行操作,版图设计工具,Virtuoso LE,主要创建命令,Rectangle,矩形,Polygon,多边形,Path,互联,Label,标签,Instance,例元,Contact,通孔,现在,LSW,中选中层，然后点击,创建命令，在画相应图形,绘制反相器版图,INV Example,首先回顾一下,CMOS,反相器制作流程：,Stage 1:,N well,P well,绘制反相器版图,Stage 2:,P diffusion,N diffusion,绘制反相器版图,Stage 3:,Poly gate,绘制反相器版图,Stage 4:,P,+,implant,N,+,implant,绘制反相器版图,Stage 5:,contact,绘制反相器版图,Stage 6:,Metal 1,绘制反相器版图,Stage 7:,via,绘制反相器版图,Stage 8:,Metal 2,绘制反相器版图,版图编辑工具使用,器件加工工艺流程,OK！,绘制反相器版图,1,绘制反相器版图,2,绘制反相器版图,3,绘制反相器版图,4,绘制反相器版图,5,绘制反相器版图,6,绘制反相器版图,7,绘制反相器版图,8,绘制反相器版图,9,Virtuoso Layout Editor,现在，您已经掌握版图编辑大师的基本操作，通过上机实验巩固和提高！,Cadence,设计系统介绍,清华大学微电子所,OUTLINE,Cadence,系统概述,版图设计工具,Virtuoso LE,版图验证工具,Diva,版图验证工具,Dracula,设计流程,版图验证,版图验证的必要性？,确保版图绘制满足设计规则,确保版图与实际电路图一致,确保版图没有违反电气规则,可供参数提取以便进行后模拟,版图验证,IC,后端流程图:,Cadence,版图验证工具,Diva,Diva,是,Cadence,的版图编辑大师,Virtuoso,集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。,Dracula,Dracula（,吸血鬼）是,Cadence,的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。,版图验证工具,DIVA,Diva ,Design Interactive Verification Automation,DIVA,是,Cadence,软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（,LVS,）,外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。,版图验证工具,DIVA,Diva,工具集组成:,1.设计规则检查（,iDRC）,2.,版图寄生参数提取（,iLPE）,3.,寄生电阻提取（,iPRE）,4.,电气规则检查（,iERC）,5.,版图与电路图一致比较（,iLVS）,版图验证工具,DIVA,Remark:,Diva,中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行,LVS,就先要执行,DRC,。,运行,Diva,之前，要准备好规则验证文件，这些文件有默认名称：做,DRC,时的文件应以,divaDRC.rul,命名，版图提取文件以,divaEXT.rul,命名。做,LVS,时规则文件应以,divaLVS.rul,命名。,版图验证工具,DIVA,DIVA,功能,DRC,Extractor,ERC,LVS,版图验证工具,DIVA,DRC,:,对,IC,版图做几何空间检查，以确保线路能够被,特定加工工艺实现。,ERC,:,检查电源、地的短路，悬空器件和节点等电气,特性。,LVS,:,将版图与电路原理图做对比，以检查电路的连,接，与,MOS,的长宽值是否匹配。,LPE,:,从版图数据库提取电气参数（如,MOS,的,W、L,值,BJT、,二极管的面积，周长，结点寄生电容等）,并以,Hspice,网表方式表示电路。,版图验证工具,DIVA,DIVA,工具流程,版图验证工具,DIVA,Design Rule Checking,版图验证工具,DIVA,DRC,界面,版图验证工具,DIVA,Checking Method,指的是要检查的版图的类型:,Flat,表示检查版图中所有的图形，对子版图块不检查。,Hierarchical,利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。,hier w/o optimization,利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块,。,Checking Limit,可以选择检查哪一部分的版图:,Full,表示查整个版图,Incremental,查自从上一次,DRC,检查以来，改变的版图。,by area,是指在指定区域进行,DRC,检查。一般版图较大时，可以分块检查。,版图验证工具,DIVA,Switch Names,在,DRC,文件中，我们设置的,switch,在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。,Echo Commands,选上时在执行,DRC,的同时在,CIW,窗口中显示,DRC,文件。,Rules File,指明,DRC,规则文件的名称，默认为,divaDRC.rul,Rules Library,这里选定规则文件在哪个库里。,Machine,指明在哪台机器上运行,DRC,命令。,local,表示在本机上运行。对于我们来说，是在本机运行的，选,local,。,remote,表示在远程机器上运行。,Remote Machine Name,远程机器的名字。,版图验证工具,DIVA,Diva,查错:,错误在版图文件中会高亮显示，很容易观察到。另外也可以选择,Verify-Markers-Find,菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击,apply,就可以显示第一个错误。,同样，可以选择,Verify-Markers-Explain,来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择,Verify-Markers-Delete,把这些错误提示删除。,版图验证工具,DIVA,版图验证工具,DIVA,分析错误（,Explain）,版图验证工具,DIVA,版图验证工具,DIVA,Extractor,版图验证工具,DIVA,Extractor,功能,提取器件和互联信息用于,ERC,或,LVS,提取网表,提取有寄生参数的版图网表用于模拟,提取层次,Flat,Hierarchical,Micro,版图验证工具,DIVA,Extractor,界面,版图验证工具,DIVA,版图验证工具,DIVA,LVS,版图验证工具,DIVA,LVS,版图验证工具,DIVA,LVS Check,版图验证工具,Dracula,Dracula,（,吸血鬼）是,Cadence,的一个独立的版图验证工具，它采用批处理的工作方式。,Dracula,功能强大，目前被认为布局验证的标准，几乎全世界所有的,IC,公司都拿它作,sigh-off,的凭据。特别是对整个芯片版图的最后验证，一定要交由,Dracula,处理。,版图验证工具,Dracula,Basics of Dracula Verication,版图验证与工艺相关-需要工艺信息数据库,版图验证输入-版图数据(,GDSII,格式);网表信息(用于,LVS);,工艺相关信息,验证方式-,Incremental VS Full chip,Hierarchical VS Flatten,Online VS offline,版图验证工具,Dracula,Dracula,主要功能:,1设计规则检查,DRC *,2,电气规则检查,ERC,3,版图&原理图一致性检查,LVS *,4,版图参数提取,LPE,5,寄生电阻提取,PRE,版图验证工具,Dracula,Dracula,的处理流程,版图验证工具,Dracula,How to Use Dracula Tool,创建/获取命令文件;,填充设计数据信息;,编译命令文件;,提交执行文件;,查询验证结果报表并修改错误;,版图验证工具,Dracula,版图,GDSII,格式转换,WHY：,Dracula,处理对象是,GDSII,文件,操作步骤：,执行：,CIWFileExportStream,弹出如下窗口：,版图验证工具,Dracula,运行目录,输出文件名,What is this?,版图验证工具,Dracula,It is this,the two units,should be consistent!,These two items should be,changed according to your design,版图验证工具,Dracula,Dracula-DRC,Function of DRC,检查布局设计与制程规则的一致性;,基本设计规则包括各层,width,spcing,及不同层之间的,spcing,enclosure,等关系;,设计规则的规定是基于,process variation, equipment limitation,circuit reliability;,特殊情况下,设计规则允许有部分弹性;,Dracula-DRC,Find DRC Errors with InQuery,Dracula-DRC,Dracula DRC,验证步骤：,把版图的,GDII,文件导出到含有,DRC,规则文件的目录（,run directory）,下；,更改,DRC,文件中的,INDISK,和,PRIMARY,值；,在,xterm,中，进入含,DRC,规则文件的运行目录下，依次输入如下命令：,%,PDRACULA,%:/get DRC,文件名,%:/,fi,% ,Dracula-DRC,打开待检验单元的版图视图，在工作窗口选择,Tools,Dracula Interface,（对于,4.45,以下版本，选择,Tools-InQuery,），,工具菜单里多出,DRC,、,LVS,等项。,Dracula-DRC,选择,DRC-setup,，,弹出如下图所示对话框，在,Run Directory,栏中填入运行,DRC,的路径后，点,OK,，,打开的版图中会出现错误标记。,Dracula-DRC,Dracula-LVS,Dracula LVS(,包含器件提取）步骤:,1.把版图的,GDSII,文件导出到含有,LVS,规则文件的目录；,2.把单元的,hspice,网单文件导出到含有,LVS,规则文件的目录；,3.更改,LVS,规则文件中的,INDISK,和,PRIMARY,值；,4.在控制终端的含,LVS,规则文件的目录下输入：,LOGLVS,:cir,网单文件名,Dracula-LVS,%:,con,原理图单元名,%:,x,%PDRACULA,%:/get LVS,规则文件名,%:/,fi,%,Dracula-LVS,LVS,比较结果查看:,按上述步骤执行完,LVS,后，工作目录下会生成名为,lvsprt.lvs,的文件，打开此文件可以查看,LVS,结果报告。如果版图与电路图匹配，会显示,“LAYOUT AND SCHEMATIC MATCHED”，,否则，会列出,Discrepancy,项，并注有不能匹配的部分在版图中的坐标和网单中的器件名。,Dracula-LVS,InQuery for LVS,Setup environment for lvs,Dracula-LVS,Select error,Dracula-LVS,Display net or device,Dracula-LVS,SchematicCDL,网表转换：,CIW-FileExportCDL,Dracula-LVS,Remarks,Layout Design,Setup for the Design,Workflow for the Cell-based Design,Concept of Hierarch Design,Layout Verification,Setup for the Verification,Consistent Node Name,Debug with Design Rule in Mind,Remarks,Experiment Demo,Design Stytle,Capture Process,谢谢观看,/,欢迎下载,BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH,内容总结,Cadence设计系统介绍。提供系统级至版图级的全线解决方案。视图（view）：单元的一种预定义类型的表示。属性（attributes）：预定义的名称-值对的集合。前端模拟、混合、微波设计。现在，您已经掌握版图编辑大师的基本操作，通过上机实验巩固和提高。例如：要执行LVS就先要执行DRC。DRC:对 IC 版图做几何空间检查，以确保线路能够被。LVS:将版图与电路原理图做对比，以检查电路的连。BJT、二极管的面积，周长，结点寄生电容等）。在DRC文件中，我们设置的switch在这里都会出现。Rules File 指明DRC规则文件的名称，默认为divaDRC.rul。对于我们来说，是在本机运行的，选local。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。谢谢观看/欢迎下载,