数字电子技术门电路(PPT 40)

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第2章 门电路,数字电子,技,技术,第2章,门,门电路,范立南,代,代红,艳,艳,恩,恩莉,刘,刘明丹,中国水利,水,水电出版,社,社,第2章,门,门电路,2.1,分,分立元,件,件门电路,2.2TTL,集,集成逻辑,门,门电路,2.3,其,其他类,型,型的TTL门电路,2.4MOS,逻,逻辑门,2.5,使,使用逻,辑,辑门的几,个,个实际问,题,题,2.1,分,分立元,件,件门电路2.1.1,基,基本逻辑,门,门电路,1.二极,管,管与门,与门,：实现与,运,运算的电,路,路。,电路及其,逻,逻辑符号,如,如图所示,，,，只要输,入,入,A,、,B,当中有一,个,个,为低电平,时,时，则其,支,支路中二,极,极管导通,，,，使输出,端,端,F,为低电,平。只有,A,、,B,全为高电,平,平时，输,出,出端,F,才为高电,平,平。,当,A,、,B,、,F,为高电平,时,时用逻辑1表示，,低,低电平时,则,则用逻辑0,表示。真,值,值表为：,其逻辑表,达,达式为,。,。,2.二极,管,管或门,或门,：实现或,运,运算的电,路,路。,电路及其,逻,逻辑符号,如,如图所示,。,。输入,A,、,B,当中只要,有,有一个,为高电平,时,时，则其,支,支路中二,级,级管导通,，,，使输出,端,端,F,为高电,平。只有,A,、,B,全为低电,平,平时，输,出,出端,F,才为低电,平,平。,真值表为,：,：,逻辑表达,式,式为：,3.三极,管,管非门电,路,路,非门,：实现非,运,运算的电,路,路。,电路及其,逻,逻辑符号,如,如图所示,。,。当输入,A,为低电平,时,时，三极,管截止，,输,输出,F,为高电平,，,，输入,A,为高电平,时,时，三极,管,管饱和，,输出,F,为低电平,。,。逻辑表,达,达式,F,=,。,。,2.1.2 与,非,非门、或,非,非门电路,1.与非,门,门电路,与非的真,值,值表：,2.或非,门,门电路,或非的真,值,值表：,2.2TTL,集,集成逻辑,门,门电路,2.2.1 TTL与非,门,门的工作,原,原理,1. TTL与非,门,门的典型,电,电路,2.工作,原,原理,当输入端,A,、,B,、,C,中，只要,有,有一个输,入,入信号,VIL,为低电平,0.3V,时,时，则相,对,对的发射,结,结导通，,使,使T1管,的,的基极电,位,位被箝制,到,到,1V，T2管截止,，,，故T5,也,也截止。T3、T4管导通,，,，输出高,电,电平,即输入端,A,、,B,、,C,中至少有,一,一个为低,电,电平时，,输,输出端,F,为高,电平。,当输入端,A,、,B,、,C,全为高电,平,平，T1,管,管的基极,电,电位升高,，,，使T1,管的集电,结,结、T2,和,和T5管,的,的发射结,正,正向偏置,而,而导通，,致,致使T3,管微导通,，,，T4管,截,截止。即,输,输入端全,为,为高电平,时,时，输出,端,端为低,电平。所,以,以该门是,一,一个与非,门,门。,2.2.2 TTL与非,门,门的电压,传,传输特性,及,及抗干扰,能,能力,1. 电,压,压传输特,性,性,电压传输,特,特性分为,四,四个区段,：,：截止区,、,、线性区,、,、转折区,和,和饱,和区。,2. 抗,干,干扰能力,TTL与,非,非门在实,际,际应用时,，,，输入端,有,有时会出,现,现干扰电,压,压VN叠,加在输入,信,信号上。,当,当干扰电,压,压V,N,超过一定,数,数值时就,会,会破坏与,非门输出,的,的逻辑状,态,态。通常,把,把不会破,坏,坏与非门,输,输出逻辑,状,状态,所允许的,干,干扰电压,值,值叫做,抗干扰能,力,力,。干扰电,压,压亦称,噪声,，,抗干扰能,力,力也称,噪声容限,。,关门电平,V,OFF,：输出为,标,标准高电,平,平时，所,允,允许的最,大,大输入低,电平值。,通,通常,V,OFF,=0.8V。,开门电平,V,ON,：输出为,标,标准低电,平,平时，所,允,允许的最,小,小输入高,电平值。,通,通常,V,OH,=1.8V。,抗干扰能,力,力分为输,入,入低电平,的,的抗干扰,能,能力,V,NL,和输入高,电,电平,的抗干扰,能,能力,V,NH,。,低电平的,抗,抗干扰能,力,力为,：,：,V,NL,越,大,大,，,，,表,表,明,明TTL,与,与,非,非,门,门,输,输,入,入,低,低,电,电,平,平,时,时,抗,抗,正,正,向,向,干,干,扰,扰,的,的,能,能,力,力,越,越,强,。,。,高,电,电,平,平,的,的,抗,抗,干,干,扰,扰,能,能,力,力为,：,：,V,NH,越,大,大,，,，,表,表,明,明TTL,与,与,非,非,门,门,输,输,入,入,高,高,电,电,平,平,时,时,抗,抗,负,负,向,向,干,干,扰,扰,的,的,能,能,力,力,越,强,强,。,。,2.2.3TTL,与,与,非,非,门,门,的,的,电,电,气,气,性,性,能,能,1.TTL,与,与,非,非,门,门,的,的,输,输,入,入,特,特,性,性,输,入,入,特,特,性,性,是,是,描,描,述,述,输,输,入,入,电,电,流,流,与,与,输,输,入,入,电,电,压,压,之,之,间,间,的,的,关,关,系,系,曲,曲,线,线,，,，,如,如,图,图,示,：,：,2.TTL,与,与,非,非,门,门,的,的,输,输,出,出,特,特,性,性,输,出,出,电,电,压,压,与,与,负,负,载,载,电,电,流,流,之,之,间,间,的,的,关,关,系,系,曲,曲,线,线,，,，,称,称,为,为,输,出,出,特,特,性,性,。,(1),输,输,出,出,为,为,低,低,电,电,平,平,时,时,的,的,输,输,出,出,特,特,性,性,曲,曲,线,线,：,：,(2),输,输,出,出,为,为,高,高,电,电,平,平,时,时,的,的,输,输,出,出,特,特,性,性,曲,曲,线,线,：,：,3.,带,带,负,负,载,载,能,能,力,力,负,载,载,能,能,力,力,是,指,指,输,输,出,出,端,端,所,所,能,能,驱,驱,动,动,同,同,类,类,门,门,的,的,最,最,大,大,能,能,力,力,，,，,称,称,为,为,扇,扇,出,出,系数，以,N,0,来表示。拉,电,电流负载增,加,加会使与非,门,门的输出高,电,电,平下降；灌,电,电流负载增,加,加会使与非,门,门的输出低,电,电平上升。,与,与,非门的扇出,系,系数,N,0,取决于输出,低,低电平时所,能,能驱动的同,类,类门,的个数,。,。通常,。,。,例2-1在图示电,路,路中，试计,算,算门G1最,多,多可以驱动,多,多少个同样,的门电路负,载,载。要求G1输出的高,、,、低电平满,足,足,，,。,。,解：首先计,算,算保证,时,时可以,驱,驱动的门电,路,路数目,N,1,。,其次，再计,算,算保证,时,时能驱动,的,的负载门数,目,目,N,2,。,所以扇出系,数,数,N,=10。,2.2.4TTL,与,与非门动态,特,特性,平均传输延,迟,迟时间：,输出电压由,高,高电平变为,低,低电平时,的传输延迟,时,时间是称为导通传输延,迟,迟时间；输出电压,由低电平变,为,为高电平时,的,的传输延迟,时,时间是称为截止传输延,迟,迟,时间。通常把二,者,者的平均值,称,称作平均传输延,迟,迟时间，,以,表,表示。,2. 动态,尖,尖峰电流,与非门从导,通,通状态转换,为,为截止状态,或,或从截止状,态,态转换为导,通,通,状态，在这,个,个转换过程,中,中，都会出,现,现T4、T5两管瞬间,同,同时导,通，这瞬间,的,的电源电流,比,比静态时的,电,电源电流要,大,大，但持续,时,时,间较短，故,称,称之为尖峰电流或浪涌电流，如图示。,2.3.1,集,集电极,开,开路门（OC门）,1. OC,门,门的结构及,其,其工作原理,在实验应用,中,中，常希望,把,把几个逻辑,门,门的输出端,直,直接连在一,起，实现逻,辑,辑与，这种,逻,逻辑与称作,“,“,线与,”。要使门,电,电路的输,出端直接并,联,联，可以把TTL与非,门,门电路的推,拉,拉输出级改,为,为三,级管集电极,开,开路输出，,称,称为集电极开路(OpenCollector)门电,路，简称OC门。在使用时,必,必须外加负,载,载电阻和电,源,源,V,CC,。其,逻辑图和逻,辑,辑符号如图,。,。,2.3,其,其他类型的TTL门电,路,路,2. 集电,极,极负载电阻,的,的选择,3. OC,门,门的应用,(1)实现,与,与或非逻辑,关,关系,(2)实现,电,电平转换,(3)用作,驱,驱动器,用OC门来,驱,驱动指示灯,、,、继电器和,脉,脉冲变压器,等,等。当用于,驱,驱,动指示灯时,，,，上拉电阻RL由指示,灯,灯来代替，,指,指示灯的一,端,端与,OC门的输,出,出相连，另,一,一端接上电,源,源即可。如,电,电流过大，,可,可,串入一个适,当,当的限流电,阻,阻。,2.3.2,三,三态输,出,出门工作原,理,理,1.三态输,出,出门工作原,理,理,三态(Three StateLogic)门，简称TSL门。该门输出,不,不仅有高,电平和低电,平,平两种状态,，,，还有第三,个,个状态叫高阻状态。控制,端高有效的,逻,逻辑符号三,态,态与非门的,电,电路结构和,逻,逻辑符号如,图,图,示。,控制端高有,效,效的逻辑符,号,号三态与非,门,门的逻辑符,号,号如图示。,2. 三态,门,门的用途,利用三态门,向,向同一个总,线,线MN上轮,流,流传输信号,而,而不至于互,相,相,干扰。工作的条件,是,是：在任何时,间,间里只能有,一,一个三态门,处,处于,工作状态，,其,其余的门处,于,于高阻状态,。,。电路如图,示,示。,利用三态非,门,门实现数据,的,的双向传输,，,，如图示。,2.4MOS逻辑,门,门2.4.1CMOS门电路,1. CMOS反相器,利用PMOS管和MNOS管两者,特,特性能相互,补,补充的特点,而,而做成,的互补对称MOS反相,器,器，简称CMOS反,相,相器，如图示。,2. CMOS与非门,3. CMOS或非门,4. CMOS三态门,5. CMOS传输门,CMOS传,输,输门是一种,传,传输信号的,可,可控开关电,路,路，电路和,逻,逻辑,符号如图示,。,。,2.5,使,使用逻辑门,的,的几个实际,问,问题,1. 集成,逻,逻辑门多余,输,输入端的处,理,理,一般不让多,余,余的输入端,悬,悬空，以防,引,引入干扰信,号,号，尤其对,CMOS器,件,件输入端悬,空,空可能因栅,极,极感应静电,电,电压而将管,子,子击,穿损坏。所,以,以在带载能,力,力允许的情,况,况下，一般,均,均可把多余,的,的,输入端和该,电,电路的输入,信,信号并接使,用,用，以增加,逻,逻辑可靠性,，,，,如图示。,2. TTL门驱动CMOS门,当TTL电,路,路和CMOS电路相连,接,接时，必须,考,考虑它们之,间,间电流,驱动能力及,高,高、低电平,的,的配合等接,口,口技术问题,。,。当TTL,门,门驱,动CMOS,门,门时，可能,出,出现TTL,门,门输出高电,平,平低于CMOS门要,求输入高电,平,平的值，所,以,以，常用TTL OC,门,门作为接口,电,电路，,其输出端上,拉,拉电阻R必,须,须接到CMOS门的正,电,电源VDD,上,上，如,图示。,也可,采,采用,缓,缓冲,变,变换,器,器加,在,在TTL,门,门与CMOS,门,门中,间,间，,以,以实,现,现电,平转,换,换如,图,图示,。,。,