CPLD第0章 概述

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,数字系统设计与,CPLD,应用,数字系统设计与,CPLD,1,数字系统设计方法概述,2 可编程逻辑器件的根本原理,目 录,3,可编程逻辑器件的设计,4,Altera,可编程逻辑器件,5,Altera,可编程逻辑器件开发软件,6,硬件描述语言,VHDL,初步,参考教材,1.,可编程逻辑器件原理、开发与应用,赵曙光 等编著 西安电子科技大学出版社,2.,集成电路设计,VHDL,教程,赵俊超等编写 北京希望电子出版社,3.CPLD,系统设计技术入门与应用,黄正谨 等编著 电子工业出版社,参考教材,参考教材,参考教材,实验装置,0.1,绪 言,0.2,数字系统设计方法论,第,0,章 数字系统设计方法概述,0.1.1 数字系统的根本概念,数字系统是指对数字信息进行存储、传输和处理的电子系统。数字系统通常由输入电路、输出电路、控制电路、数字处理器和时基电路组成。,数字系统可用图01来描述,其中输入量X和,输出量Z均为数字量。,0.1,绪 言,图,01,数字系统示意图,输入信号,输出信号,状态信号,控制信号,输出电路,控制信号,输入数据,输入电路,数字处理电路,时基电路,控制电路,状态信号,输出数据,和模拟系统相比较,数字系统具有如下特点：,1.稳定性；,2.精确性；,3.可靠性；,4.模块化。,数字系统的设计一般可从三个方面入手：,1.选用通用集成电路设计系统；,2.利用可编程逻辑器件（PLD）设计系统；,3.采用专用集成电路（ASIC）设计系统。,0.1.2 数字系统的根本模型,1）数字系统的动态模型：是采用状态转移图、状态方程、时序图等描述方法建立的数字系统模型。,2）数字系统的算法模型：是采用对系统完成的功能进行分解,形成一系列的子系统,然后根据子系统所能建立的简单运算,再通过一定的算法组合建立的数字系统模型。,算法通常就是对数字系统进行有规律、有序分解的一种描述。,建立数字系统的动态模型属于数字系统的传统设计方法。随着设计规模的逐渐增大,系统的输入输出变量急剧的增加,系统的状态将会变得更加的复杂,因此,采用这种的方法很难完成大规模的复杂设计。,当今的产品开发设计人员通常,采用建立数字系统的算法模型来,设计数字系统。,0.2,数字系统设计方法论,数字系统设计的两个分支：,1.系统硬件设计,2.系统软件设计。,随着计算机技术的开展和硬件描述语言HDL（Hardware Description Language）的出现,硬件设计方法又有了新的变化。,数字系统的硬件、软件设计可以在一开始就进行通盘考虑,进行早期仿真,大大提高了系统设计的效率。,0.2.1,数字系统设计方法的三种模式,自顶向下,（TopDown）,功能级,行为级,存放器传输级 在中间相遇,逻辑级,幅员级,自底向上,（BottomUp）,0.2.2,自底向上的硬件电路设计方法,所谓自底向上(BottomUp)的设计方法就是利用现有的通用数字器件,从子系统设计开始,从小到大地逐步设计,最后完成系统硬件的整体设计。,自底向上的设计方法属于传统的设计方法。,在电子系统计算机辅助设计（EDA）出现之前,人们一直采用传统的硬件电路设计方法来设计数字系统的硬件。,传统的硬件设计设计方法归纳起来有如下几个主要特征：,1.,采用自底向上,(Bottom,Up),的设计方法；,2.,采用通用的逻辑器件、元器件；,3.,在系统硬件设计的后期进行仿真和调试,4.,主要设计文件是电路原理图。,硬件电路设计的传统流程,1.,采用自底向上,(Bottom,Up),的设计步骤,自底向上的硬件电路设计方法的主要步骤是：,1).根据系统对硬件的要求,详细编制技术规格书,并画出系统控制流图；,2).根据技术规格书和系统控制流图,对系统的功能进行细化,合理地划分功能模块,并画出系统的功能框图；,3).进行各功能模块的细化及其电路设计；各功能模块电路设计、调试完成后,将各功能模块的硬件电路连接起来再进行系统的调试；,4).完成整个系统的硬件设计、画出电原理图。,例,0,1,设计一个六进制计数器,采用自底向上(BottomUp)的设计方法在各功能模块的电路设计中的折射出了最能说明问题。,所以摆在设计者面前的一个首要问题是如何选择现有的通用逻辑元、器件构成六进制计数器。,那么,设计六进制计数器将首先从选择逻辑元、器件开始。,自底向上,(Bottom to Up),的主要设计步骤,第一步:选择逻辑元、器件。,由数字电路的根本知识可知,可以用与非门,或非门,D触发器,JK触发器等根本逻辑元、器件来构成一个计数器。设计者根据电路尽可能简单,价格合理,购置和使用方便及各自的习惯来选择构成六进制计数器的逻辑元、器件。,本例中我们选择JK触发器和D触发器作为构成六进制计数器的主要逻辑元、器件。,第二步：进行电路设计。,假设六进制计数器采用约翰逊计数器。,3个触发器连接应该产生8种状态,现在只使用6个状态,将其中的010和101两种状态禁止掉。,这样,六进制计数器的状态转移图如图02所示。,图,0,2,六进制计数器状态转移图,表,0,1,触发器状态变化表,触发器,状态,计数脉冲,Q,2,Q,1,Q,0,前一状态,当前状态,前一状态,当前状态,前一状态,当前状态,1,0,0,0,0,0,1,2,0,0,0,1,1,1,3,0,1,1,1,1,1,4,1,1,1,1,1,0,5,1,1,1,0,0,0,6,1,0,0,0,0,0,第三步,:,根据状态转移图列出状态变化表,第四步:由状态转移表得以下方程：,假设这里Q2、Q1分别用两个D触发器,Q0用JK触发器。,表,0,2 Q2,、,Q1,输出和,Q0,的,J,、,K,输入关系表,触发器,状态,计数脉冲,Q,2,Q,1,Q,1,Q,0,前一状态,前一状态,J,K,前一状态,当前状态,1,0,0,1,0,0,1,2,0,0,1,0,1,1,3,0,1,0,0,1,1,4,1,1,0,1,1,0,5,1,1,0,1,0,0,6,1,0,0,0,0,0,第五步,:,由状态方程选通用器件画电路图,表,0,3,六进制约翰逊计数器原理图,2.,采用通用的逻辑元器件,在传统的硬件电路设计中,设计者总是根据系统的具体需要,选择市场上能买到的通用的SSI、MSI（如74系列、CC4000系列等）,来构成所要求的逻辑电路,从而完成系统的硬件设计。,尽管随着微处理器的出现,在由微处理器及其相应硬件构成的系统中,许多系统的硬件功能可以用软件功能来实现,从而在较大程度上简化了系统硬件电路的设计,但是,选择通用的SSI、MSI来构成系统硬件电路的方法并未改变。,3.,在系统硬件设计的后期进行仿真和调试,在传统的系统硬件设计方法中,仿真和调试通常只能在后期,即完成系统硬件设计以后,才能进行。因为进行仿真和调试的仪器一般为系统仿真器、逻辑分析仪和示波器等,因此只有在硬件系统已经构成以后才能使用。,系统设计时存在的问题只有在后期才能较容易发现。这样,传统的硬件设计方法对系统设计人员有较高的要求。一旦考虑不周,系统设计存在较大缺陷,那么就有可能要重新设计系统,使得设计周期也大大增加。,4.,主要设计文件是电路原理图,在用传统的硬件设计方法对系统进行设计并调试完毕后,所形成的硬件设计文件,主要是由假设干张电原理图构成的文件。在电原理图中详细标注了各逻辑元、器件的名称和互相间的信号连接关系。该文件是用户使用和维护系统的依据。,对于小系统,这种电原理图只要几十张至几百张就行了。但是,如果系统比较大,硬件比较复杂,那么这种电原理图可能要有几千张、几万张,甚至几十万张。如此多的电原理图给归档、阅读、修改和使用都带来了许多麻烦。,0.2.3,利用硬件描述语言,(HDL),的硬件电路设计方法,所谓硬件描述语言(HDL-Hardware Description Language),就是可以描述硬件电路的功能、信号连接关系及定时关系的语言。它可以比电原理图更有效地表示硬件电路的特性。,目前ASIC(Application Specific Integrated Circuit)芯片研制和生产厂家相继开发了用于各自目的的硬件描述语言。其中已被IEEE标准化,且最具代表性的是美国国防部开发的VHDL语言(VHSIC Hardware Description Language)及Viewlogic公司的Verilog-HDL语言。,硬件描述语言,HDL,Hardware Description Language,用于设计硬件电子系统的计算机语言,它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式,与传统的门级描述方式相比,它更适合大规模系统的设计。,Abel HDL,AHDL,Verilog HDL,VHDL,Hardware C,VHDL超高速集成电路硬件描述语言,Very High Speed IC Hardware Description Language,包括系统行为级、存放器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述,覆盖了以往各种硬件描述语言的功能,整个自顶向下或自底向上的电路设计过程都可以完成,例如,一个二选一的选择器的电原理图如图04所示,图,0,4,二选一选择器的电原理,用VHDL语言描述的二选一选择器如下：,ENTITY mux IS,PORT(d0,d1,sel：IN BIT；,q：OUT BIT)；,END mux；,ARCHITECTURE connect OF mux IS,BEGIN,calc：PROCESS(d0,d1,sel),VARIABLE tmpl,tmp2,tmp3：BIT ；,BEGIN,tmp1:=d0 AND sel；,tmp2:=d1 AND(NOT sel)；,tmp3:=tmpl OR tmp2；,q=tmp3；,END PROCESS；,END connect；,ENTITY,mux,IS,：,：,：,END,mux,；,ARCHITECTURE,struct,OF,mux,IS,：,：,：,END,struct,；,实体,结构体,利用HDL语言设计系统硬件的方法,归纳起来有以下几个特点：,1.采用自顶向下(TopDown)的设计,方法；,2.系统中可大量采用ASIC芯片；,3.采用系统早期仿真；,4.降低了硬件电路设计难度；,5.主要设计文件是用HDL语言编写的,源程序。,1.采用自顶向下(TopDown)的设计方法,所谓采用自顶向下(TopDown)的设计方法,就是从系统总体要求出发,自上至下地逐步将设计内容细化,最后完成系统硬件的整体设计。,在利用HDL语言的硬件设计方法中,设计者将自上至下分成3个层次对系统硬件进行设计,系统,逻辑块,111,TOP-DOWN,自顶向下设计,逻辑块,1m1,第一层次是行为描述。所谓行为描述,实质上就是对整个系统的数学模型进行描述。,一般来说,对系统进行行为描述的目的是试图在系统设计的初级阶段,通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段并不真正考虑其实际的操作和算法用什么逻辑电路来实现。考虑更多的是该数学模型能否到达系统设计规格书的要求。,第二层次是RTL描述,也称存放器传输描述(又称数据流描述)。由于用行为方式描述的系统程序,其抽象程度高,所以很难直接映射而得到具体的逻辑器件的硬件实现。要想得到硬件的具体实现,必须将行为方式描述的VHDL语言程序改写为RTL描述的VHDL语言程序。,也就是说,系统只有采用RTL方式描述才能导出系统的逻辑表达式,才能进行逻辑综合,得到具体的逻辑器件。,第三层次是逻辑综合。逻辑综合这一阶段利用逻辑综合工具,将RTL描述的程序转换成用根本逻辑元件(宏单元)表示的文件(门级网表)。,此时,如果需要,可以将逻辑综合结果以逻辑原理图方式输出。也就是说,逻辑综合的结果相当于在人工设计硬件电路时,根据系统要求画出了系统的电原理图。,2.系统中可大量采用ASIC芯片,由