计算机电路基础第8章-组合逻辑电路ppt课件

,（第三版）,大连理工大学出版社,地址：大连市软件园路,80,号,发行：,0411-84708842,E-mail:,新世纪高职高专,计算机专业基础系列规划教材,计算机电路基础,JISUANJI DIANLU JICHU,大连理工大学出版社,地址：大连市软件园路,80,号,发行：,0411-84708842,E-mail:,新世纪高职高专,计算机专业基础系列规划教材,谢谢,本章结束,第,8,章 组合逻辑电路,第8章 组合逻辑电路,8.1.1,组合逻辑电路的分析,8.1,组合逻辑电路的分析和设计,8.1.1 组合逻辑电路的分析,8.1,组合逻辑电路的分析和设计,8.1 组合逻辑电路的分析和设计,8.1,组合逻辑电路的分析和设计,8.1 组合逻辑电路的分析和设计,8.1,组合逻辑电路的分析和设计,8.1 组合逻辑电路的分析和设计,8.1,组合逻辑电路的分析和设计,8.1 组合逻辑电路的分析和设计,.,组合逻辑电路的设计步骤：,(1),分析设计要求，设置输入输出变量并逻辑赋值；,(2),列真值表；,(3),写出逻辑表达式，并化简；,(4),画逻辑电路图。,与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。,8.1.2,组合逻辑电路的设计,8.1,组合逻辑电路的分析和设计,.组合逻辑电路的设计步骤：与分析过程相反，组合逻辑电路,2.,组合逻辑电路设计方法举例。,例：一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。,解：,(1),分析设计要求，设输入输出变量并逻辑赋值；,输入变量：烟感,A,、温感,B,，紫外线光感,C,；,输出变量：报警控制信号,Y,。,逻辑赋值：用,1,表示肯定，用,0,表示否定。,8.1,组合逻辑电路的分析和设计,2.组合逻辑电路设计方法举例。例：一火灾报警系,(2),列真值表；,把逻辑关系转换成数字表示形式；,真值表,(3),由真值表写逻辑表达式，并化简；,化简得最简式：,8.1,组合逻辑电路的分析和设计,(2)列真值表；真值表 (3)由真值表写逻辑表达式,逻辑电路图,(4),画逻辑电路图：,如果作以下变换：,用一个与或非门加一个非门就可以实现，,其逻辑电路图如图所示。,8.1,组合逻辑电路的分析和设计,逻辑电路图 (4)画逻辑电路图：用一,8.2.1,半加器,所谓,“,半加,”,，就是只求本位的和，暂不管低位送来的进位数，半加器的真值表如下表所示。,其中，,A,和,B,是两个加数，,S,是半加和数，,C,是进位数。,由真值表可写出逻辑式：,半加器真值表,8.2,加法器,8.2.1 半加器,由逻辑表达式就可画出逻辑图，如图（,a,）（,b,）所示，由一个,“,异或,”,门和一个,“,与,”,门组成。半加器是一种组合逻辑电路，其图形符号如图（,c,）所示。,半加器逻辑图及其图形符号,8.2,加法器,由逻辑表达式就可画出逻辑图，如图（a）（b）所示，由一个,当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数和，还有一个来自前面低位送来的进位数。这三个数相加，得出本位和数（全加和数）和进位数。这种就是“全加”，右表,是全加器的真值表。,8.2.2,全加器,S,n,C,n,0 0 0,0 0,0 0 1,1 0,0 1 0,1 0,0 1 1,0 1,1 0 0,1 0,1 0 1,0 1,1 1 0,0 1,1 1 1,1 1,A,n,B,n,C,n-1,8.2,加法器,当多位数相加时，半加器可用于最低位求和，并给出进位数。,全加器可用两个半加器和一个,“,或,”,门组成，如图（,a,）所示。和在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和。两个半加器的进位数通过,“,或,”,门输出作为本位的进位数。全加器也是一种组合逻辑电路，其图形符号如图（,b,）所示。,全加器逻辑图及其图形符号,8.2,加法器,全加器可用两个半加器和一个“或”门组成，如图（a）所示。,生活中常用十进制数及文字、符号等表示事物。,数字电路只能以二进制信号工作。,用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。,实现编码的逻辑电路，称为编码器。,编码器,译码器,8.3,编码器,生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进,定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。,举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。,二进制编码器的方框图,输入：八个信号（对象）,I,0,I,7,（二值量）,八个病房呼叫请求,输出：三位二进制代码,Y,2,Y,1,Y,0,称八线,三线编码器,对病房编码,8.3.1,二进制编码器,8.3,编码器,定义：任何时刻只允许输入一个有效编码请求信号，否则输出将,编码器输入输出的对应关系,设输入信号为,1,表示对该输入进行编码。,任何时刻只允许输入一个编码请求,表达式、电路图？,其它输入取值组合不允许出现，为无关项。,8.3,编码器,编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。,表达式：,8.3,编码器,表达式：8.3 编码器,二,十进制编码器是将十进制的十个数码,0,，,1,，,2,，,3,，,4,，,5,，,6,，,7,，,8,，,9,编成二进制代码的电路。输入的是,09,十个数码，输出的是对应的二进制代码。这种二进制代码又称为二,十进制代码，简称,BCD,码。,8.3.2,二,十进制编码器,8421,码编码表,8.3,编码器,二十进制编码器是将十进制的十个数码0，1，2，3，4，,8.3.3,集成优先编码器,8.3,编码器,8.3.3 集成优先编码器 8.3 编码器,8.3,编码器,8.3 编码器,输入：二进制代码（,N,位），,输出：,2,N,个，每个输出仅包含一个最小项。,8.4.1,二进制译码器,8.4,译码器和数字显示,输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为,3,线,8,线译码器。,输入：二进制代码（N位），8.4.1 二进制译码器,例：试用,74LS138,译码器实现逻辑函数：,解：因为,则,8.4,译码器和数字显示,例：试用74LS138译码器实现逻辑函数：解：因为则8.4,因此，正确连接控制输入端使译码器处于工作状态，将 、经一个与非门输出，,A,2,、,A,1,、,A,0,分别作为输入变量,A,、,B,、,C,，就可实现组合逻辑函数。,Y,1,Y,Y,Y,Y,电路图,8.4,译码器和数字显示,因此，正确连接控制输入端使译码器处于工作状态,常用的显示器件有半导体数码管、液晶数码管和荧光数码管等。下面只介绍半导体数码管一种。,1.,半导体数码管,半导体数码管将十进制数码分成七个字段，每段为一发光二极管，其字形结构如图,(b),所示。选择不同字段发光，可显示出不同的字形。例如，当七个字段全亮时，显示出,8,。,8.4.2,二,十进制显示译码器,8.4,译码器和数字显示,常用的显示器件有半导体数码管、液晶数码管和荧光数码管,半导体数码管中七个发光二极管有共阴极和共阳极两种接法，如图所示。前者，某一字段接高电平时发光；后者，接低电平时发光。使用时每个管都要串联限流电阻。,半导体数码管两种接法 （,a,）共阴极 （,b,）共阳极,8.4,译码器和数字显示,半导体数码管中七个发光二极管有共阴极和共阳极两种接法,74LS49,的逻辑符号,2.,七段显示译码器,灭灯,控制端,8421BCD,码,七段代码,七段显示器译码器把输入的,BCD,码，翻译成驱动七段,LED,数码管各对应段所需的电平。,74LS49,是一种七段显示译码器。,8.4,译码器和数字显示,74LS49的逻辑符号 2.七段显示译码器灭灯842,74LS49,的功能表,8421BCD,码,禁止码,灭灯状态,8.4,译码器和数字显示,74LS49的功能表8421BCD码禁止码灭灯状态8.4 译,译码输入端：,D,、,C,、,B,、,A,，为,8421BCD,码；,七段代码输出端：,abcdefg,，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示,LED,数码管；,灭灯控制端：,I,B,，,当,I,B,=1,时，译码器处于正常译码工作状态；,若,I,B,=0,，不管,D,、,C,、,B,、,A,输入什么信号，译码器各输出端均为低电平，处于灭灯状态。,利用,I,B,信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的,0,等。,8.4,译码器和数字显示,译码输入端：D、C、B、A，为8421BCD码；七段,74LS49,驱动,LED,数码管电路,下图是一个用七段显示译码器,74LS49,驱动共阴型,LED,数码管的实用电路。,8.4,译码器和数字显示,74LS49驱动LED数码管电路 下图是一个用七段显示译,8.5.1,数据选择器,1,4,选,1,数据选择器,8.5,数据分配器和数据选择器,8.5.1 数据选择器 1 4选1数据选择器 8.5,8.5,数据分配器和数据选择器,8.5 数据分配器和数据选择器,2,集成数据选择器,8.5,数据分配器和数据选择器,2集成数据选择器 8.5 数据分配器和数据选择器,8.5,数据分配器和数据选择器,8.5 数据分配器和数据选择器,8.5.2,数据分配器,8.5.2 数据分配器,计算机电路基础第8章-组合逻辑电路ppt课件,计算机电路基础第8章-组合逻辑电路ppt课件,